[发明专利]为了检查目的具有二重核心逻辑电路和硬件故障输入的集成电子组件

权利要求书

1.集成电子组件(ICT)，具有一定数目的接头(INP，OUP)，具有至少两个同样的、按照同步运行方式运行的核心转换电路(KK0，KK1)以及具有一个比较装置(VGL)，经过检查输入端(cpi)为了相互比较将核心转换电路(KK0，KK1)相互对应的输出端(ou0-1，ou1-1；...；ou0-n，ou1-n)的信号输入给比较装置，和为了输出故障信号当这些信号不一致时比较装置有一个比较器输出(vgs)，

其特征为，

为了检查目的，至少一个硬件故障输入(XR0，XR1)是可以由至少一个故障控制输入(cx0，cx1)控制的，其中将故障输入端(XR0，XR1)连接在比较装置(VGL)的至少一个检查输入端(cpi)的前面。

2.按照权利要求1的集成电子组件，

其特征为，

具有一定数目边界检查输出单元(BO1，...BOn)的边界检查试验逻辑电路，其输入端(oup-1，...，oup-n)各自是与核心转换电路之一的一个输出端(ou0-1，...，ou0-n)和其输出端是与组件(ITC)作为信号输出端伸出的接头(OUP)相连接的，以及

具有至少一个由边界检查试验逻辑电路控制的乘法器装置(CMX)，经过乘法器装置将比较装置(VGL)中从检查输入端(cpi)推导出来的比较结果信号(co1)输入给一个边界检查输出单元(BO1)。

3.按照权利要求2的集成电子组件，

其特征为，

比较装置(VGL)至少有一个比较手段(CZ1)，

将核心转换电路相互对应的输出端(ou0-1，ou1-1)，即将每个核心转换电路(KK0，KK1)各自一个输出端引导到比较手段作为检查输入端(cpi)和

从比较装置中将这些输出的比较相互确定的比较结果信号(co1)经过乘法器装置(CMX)输入给一个边界检查输出单元(BO1)。

4.按照权利要求1至3之一的集成电子组件，

其特征为，

控制逻辑电路(BSL)，至少有一个从组件(ITC)伸出的接头作为数据输入端(TDI)用于将指令信号输入给控制逻辑电路(BSL)以及至少与故障控制输入端(cx0，cx1)相连接的一个故障控制输出端(FIA)，其中将控制逻辑电路构成为，将经过数据输入端(TDI)输入的指令信号解码，从中推导出用于故障控制的指令和对应于这些指令放在至少一个故障控制输出端(FIA)上。

5.按照权利要求4的集成电子组件，

其特征为，

将控制逻辑电路(BSL)构成为组件的边界检查试验逻辑电路的一部分和将数据输入端(TDI)构成为边界检查试验逻辑电路试验接口(TAP)的试验数据输入端。

6.按照权利要求1至5之一的集成电子组件，

其特征为，

至少一个故障控制输入(cx0)控制一组故障输入，即核心转换电路之一(KK0)的并联的输出端(ou0-1，...，ou0-n)的检查输入端的故障输入(XR0)。

7.按照权利要求6的集成电子组件，

其特征为，

对于每个核心转换电路(KK0，KK1)各自安排了一个故障控制输入端(cx0，cx1)，故障控制输入端控制一组故障输入(XR0，XR1)。