[发明专利]紧密耦合式多处理器的快速多线程执行

权利要求书

1.一种多处理器计算机，包含：

多个处理器，其中该等处理器包含一寄存器文件、一重新排序缓冲区、及用来支持推测式多线程执行的电路；

一重新排序缓冲区标记转换缓冲器；以及

一执行线程控制装置，其中该执行线程控制装置的配置被设定为储存并传输该等处理器间的指令，其中该等指令支持在该等处理器上以推测方式执行各执行线程，其中可以平行方式执行该等执行线程。

2.如权利要求1所述的多处理器计算机，其中该电路的配置被设定为支持该等执行线程的该执行的同步。

3.如权利要求1所述的多处理器计算机，其中该转换缓冲器包含一储存缓冲器，其中该储存缓冲器将一第一处理器的一重新排序缓冲区中之一数据项对映到一第二处理器的一重新排序缓冲区中之一数据项。

4.如权利要求1所述的多处理器计算机，其中该执行线程控制装置的配置被设定为使在该等处理器上的该等执行线程的执行同步。

5.如权利要求1所述的多处理器计算机，其中该等多个处理器中的一第一处理器是一主控处理器，其中该主控处理器执行该多处理器计算机上所有的单线程程序代码。

6.如权利要求5所述的多处理器计算机，进一步包含多个多执行线程指令，其中：

该主控处理器响应该等多个多执行线程指令中之一第一指令，而将数据自该主控处理器的一寄存器文件传送到一第二处理器；

该第二处理器响应该等多个多执行线程指令中之一第二指令，而将数据自该第二处理器的一寄存器文件传送到该主控处理器；

该第二处理器响应该等多个多执行线程指令中之一第三指令，而开始执行一执行线程的指令；

该第二处理器响应该等多个多执行线程指令中之一第四指令，而终止执行该执行线程的指令；以及

该主控处理器及该第二处理器响应该等多个多执行线程指令中之一第五指令，而使执行线程的执行同步。

7.如权利要求6所述的多处理器计算机，其中在该第二处理器中以推测方式执行该第一指令、该第二指令、及该第三指令。

8.一种方法，包含下列步骤：

执行执行线程建立步骤，以便在一第二处理器上执行该执行线程，其中该建立步骤包含下列步骤：一第一处理器将建立指令传送到该第二处理器，其中在该第二处理器上以推测方式执行该等建立指令；

将一起始指令自该第一处理器传送到该第二处理器，其中在该第二处理器上以推测方式执行该起始指令；

响应接收到该起始指令，而在该第二处理器上执行该执行线程，其中以推测方式执行该执行线程，其中以与在该第一处理器上执行一执行线程平行的方式执行该执行线程；

终止在该第二处理器上对该执行线程的该执行，其中终止步骤包含下列步骤：使一第一终止指令在该第二处理器中退休；以及

响应该第二处理器接收到一撷取结果指令，而将该第二处理器上该执行线程的该执行的结果传送到该第一处理器，其中该第二处理器以推测方式执行该撷取结果指令。

9.如权利要求8所述的方法，进一步包含下列步骤：

将该第一处理器中的一重新排序缓冲区之一重新排序缓冲区标记储存在一第一FIFO，其中重新排序缓冲区标记对应于该第一处理器中的该重新排序缓冲区中存有该指令的一位置；以及

更新一重新排序缓冲区标记转换缓冲器，其中该更新步骤包含下列步骤：将该第二处理器的该重新排序缓冲区之一重新排序缓冲区标记储存在该缓冲器中的一位置，其中该第二处理器的该重新排序缓冲区的该重新排序缓冲区标记对应于该第二处理器的该重新排序缓冲区中的该指令之一位置，其中该第一处理器的该重新排序缓冲区的该重新排序缓冲区标记选择该缓冲器中的该位置。

10.如权利要求8所述的方法，进一步包含下列步骤：使该第一处理器上该执行线程的该执行与该第二处理器上该执行线程的该执行同步。