[发明专利]叠层陶瓷电容器及其制造方法

说明书

本发明涉及将介电质层和导体层交替叠层的叠层陶瓷电容器，特别涉及该介电质层的结构。

叠层陶瓷电容器由以下工序制造。首先，制成泥浆。具体地说：在BaTiO₃等的陶瓷介电质粉体中加入添加物和粘合剂，通过将其用球磨机等搅拌、混合数小时，制成粘度适当的泥浆。

其次，用例如刮浆刀法，由泥浆制成陶瓷坯片。用此刮浆刀法使泥浆在基膜上流动，借助与刮浆刀的间隙调整其厚度，此后，将其干燥即获得预定厚度的陶瓷坯片。

其次，在陶瓷坯片上，以预定花纹涂布导电性糊。然后，将这些陶瓷坯片需用的片数叠层、压接，制成片叠层物。此后，将片叠层物切断成每个单元部件大小，将其烧成，制得烧结体。经此烧成工序，陶瓷坯片烧成为陶瓷介电质层；导电性糊烧成为导体层。最后，在此烧结体上涂布层电性糊并烧成之，形成外部电极。用以上工序，制造叠层陶瓷电容器。

这样的叠层陶瓷电容器存在这样的课题：即防止层离和裂纹的发生。作为离层等发生要因之一有：在烧成时导电性糊和陶瓷坯片收缩行为的差异。为解决此课题，一般采用在形成导体层的导电性糊中混入用于制成泥浆的陶瓷介电质的技术(正在普及化)。再者，在这样的目的下，该混入导电性糊的材料被称为“共材”。

然而，由于伴随着近年的叠层陶瓷电容器的大窬量和小型化，陶瓷介电质层在向薄层化发展，由上述共材的扩散反应所致陶瓷介电质层的物性变化已不能忽视。此外，还有这样的问题：当将陶瓷介电质层薄层化时，耐电流特性恶化。

本发明就是鉴于以上目的而完成的，本发明目的在于提供耐电压特性良好并且可能大容量和小型化的叠层陶瓷电容器及其制法。

为了达成上述目的，在权利要求1的发明中提出了由陶瓷介电质层和导体层交替叠层所构成的叠层陶瓷电容器，其特征在于所述陶瓷介电质层含有具芯壳结构的陶瓷粒子；同时，该陶瓷粒子离导体层越近者，则其外壳部越厚。

按照本发明，由于陶瓷介电质层具有如下芯壳结构，即处于导体层近旁的陶瓷粒子比离开导体层的陶瓷粒子其壳部的厚度大，故耐电压特性提高。因此，通过陶瓷介电质层的薄层化容易实现大容量化和小型化。

这里所谓陶瓷粒子的芯壳结构是指作为陶瓷粒子的中心部的芯部与作为外壳部的壳部形成物理上、化学上不同的相结构。

另外，陶瓷介电质层中的全部的陶瓷粒子不只是具有芯壳结构的。在本发明的第2项发明中提出的方案的特征在于，用TEM(透过型电子显微镜)观察时，具有芯壳结构的陶瓷粒子与不具有芯壳结构的陶瓷粒子的个数之比为9/1～7/3。

按照本发明，在提高耐电压特性的同时，还可以提高介电常数。另外，在不具有芯壳结构的陶瓷粒子中，存在只是芯部分的粒子和只是壳部分的粒子。只是芯部分的陶瓷粒子发挥提高介电常数的作用，只是壳部分的陶瓷粒子发挥提高耐电压特性的作用。

在本发明的第3项发明中提出的方案的特征在于，不具有芯壳结构的陶瓷粒子，存在于与导体层的界面或导体层附近。

按照本发明，由于促进烧结并且只成为壳部分的陶瓷粒子具有优良的耐电压特性，所以，由于它存在于导体层的近旁，从而可以提高陶瓷介电质层全体的耐电压特性。

此外，在本发明涉及的第四项发明中提出了叠层陶瓷电容器的制造方法，其特征在于它由在第一陶瓷介电质粉体中混入第一添加物和粘合剂制成泥浆的工序；将此泥浆加工成片状，制成坯片的工序；将含有上述第一添加物中至少一成分的第二添加物和第二陶瓷介电质粉体混合成导电性糊，将该导电性糊涂布于坯片上的工序；将多个坯片叠层，制成叠层物的工序以及将此叠层物烧成的工序所组成。

按照本发明，在烧成过程中，上述第二添加物从导电性糊向坯片扩散。此第二添加物含有在形成陶瓷介电质层的元素中的、上述第一添加物中的至少一成分，促进在导体层近旁的陶瓷粒子壳部的成长。因此，具有如下的芯壳结构，即，在导体层近旁的陶瓷粒子比离开导体层的陶瓷粒子其壳部的厚度大。因为按本发明所制造的叠层电容器其耐电压特性提高，因此，由于陶瓷介电质层的薄层化则容易实现大容量化和小型化。

作为本发明优选方案的一例，在发明5中提出的方案的特征在于，在发明4中所述的叠层陶瓷电容器的制造方法中，上述第1介电质粉体和第2陶瓷介电质粉体是同一组成，另外，在发明6中，上述第2陶瓷介电质粉体的粒径是上述第1介电质粉体粒径的一半以下。

作为本发明的另一优选方案，在发明7中，在上述第2添加物中，含有促进陶瓷电介质层的烧结的成分。

作为本发明适当形态的一例，在发明3中提出：按发明2所述记载的叠层陶瓷电容器的制造方法，其特征在于：所述第二陶瓷介电质粉体的粒径是所述第一陶瓷介电质粉体粒径的一半以下。