[发明专利]一种相位可调的基带滤波优化实现方法及装置

权利要求书

1.一种相位可调的基带滤波优化实现方法，利用逻辑电路，完成48阶1∶4零插值滤波；其特征在于：

让信号经过并串转换器(510)后分别经四组串行SDA(串行分布式算法)电路(7101至7112)、加法器(7201至7208)和移位寄存器(5601至5604)处理后，由四输入复用器(430)输出；

该优化实现方法适用于所有预设系数的基带FIR(有限冲激响应)成形滤波并具有以下步骤：

A.将数据宽度为m位，速率为n Mcps的数据信号送入并串转换器(510)，

  得到速率为m*n Mcps的串行码流(511)；

B.将所述串行码流(511)分别送入4相4抽头SDA电路(7101至7104)；

C.每组串行SDA电路和加法器有如下处理分步骤：

C1.第一SDA电路(7101至7104)进行处理并将处理结果分别送第二SDA电

   路(7105至7108)和第一加法器(7201至7204)；

C2.所述第二SDA电路将处理结果分别送第三SDA电路(7109至7112)和第

   一加法器(7201至7204)；

C3.所述第一加法器的结果和所述第三SDA电路的结果均送第二加法器(7205

   至7208)；

C4.由第二加法器将运算和送延时寄存器(5601至5604)；

D.延时寄存器(5601至5604)每隔16时钟周期将第二加法器(7205至7208)

  送来的数据送复用器(430)并保持；

E.复用器(430)对一至四路延时寄存器(7201至7204)送来的数据进行复

  用处理后输出。

2.按照权利要求1所述的基带滤波优化实现方法，其特征在于：

  所述SDA电路内部又包括以下处理步骤：

V1.接收输入信号后由内部4组移位寄存器(5211至5214)串行处理，依次

  得出地址码A0-A3的值；

V2.所述地址码A0-A3的值组成A3A2A1A0 16进制地址，并据以查阅含有系

  数0、a、b、c、d组合和排列值的ROM(620)；

V3.将查得的值送移位累加器(630)处理后作为SDA电路的一组输出β；

V4.最后一组移位寄存器(5214)的处理结果作为输出α还送下一SDA电路的

  移位寄存器。

3.按照权利要求2所述的基带滤波优化实现方法，其特征在于：

  所述包含的系数0、a、b、c、d均是CDMA2000推荐值。

4.按照权利要求3所述的基带滤波优化实现方法，其特征在于：

  所述数据宽度m是16bit；所述速率n是1.2288Mcps。

5.一种相位可调的基带优化滤波装置，包括若干数字电路，其特征在于：

  所述数字电路包括并串转换电路(510)、SDA与加法电路(7)以及延时寄存器

(56)和复用电路(430)；

所述SDA与加法电路(7)包含4个通道，每个通道含有3个单输入双输出的SDA电路和两个加法器电路；其中第一SDA电路(7101至7104)的输入端并连以后接所述并串转换电路(510)的输出；该第一SDA电路的第一输出α1至α4分别接第二SDA电路(7105至7108)的输入端；第二输出端β1至β4分别接第一加法器(7201至7204)的一个输入端；

所述第二SDA电路(7105至7108)的第一输出端α5至α8分别接第三SDA电路(7109至7112)的输入端；该第二SDA电路的第二输出端β5至β8分别接所述第一加法器的另一个输入端；该第一加法器的运算和分别送第二加法器(7205至7208)的一个输出端；

所述第三SDA电路(7109至7112)的第二输出端β9至β12分别接所述第二加法器的另一个输入端；该第二加法器的运算和分别送延时寄存器(5601至5604)；

所述延时寄存器(5601至5604)每16时钟周期将第二加法器送来的数据送复用器(430)；

所述复用器(430)将四组输入信号进行复用处理后输出。