[发明专利]具有内建电容的多层基板及其制造方法

说明书

本发明是有关于一种多层电路板内建电容器及其形成方法，特别是有关于在电压层(power plane)及接地层(ground plane)之间内建电容器的设计。

近年来，不只是集成电路(IC)包括主动组件如电晶体或者被动组件如电容、电阻等都要求轻、薄、短、小以降低成本，用以连接IC间的印刷电路板(printed，circuit board；PCB)也同时朝向多层板的设计，以因应日益增加的电子组件的数量，此外，一般而言，最基本的多层基板是由一层导线层和一层绝缘层构成，而多层板(multiplelayer)则是上述的导电层和绝缘层，依序重复迭加而成。最上层的板子主要设计以承接IC芯片、其它的电子组件(包括电阻、电容及连接端子)、外接电源供应及接地，而以下的各层已蚀刻成线路的导线层则用以连接最上层承载的IC芯片及电子组件，每一层导线图案层再以贯孔(或称导孔)及贯孔内的电镀导体层(plated through hole)或称导孔(through hole)加以连接。

如图1所示，为减少信号传输时彼此干扰。通常，多层板的各导体图案层设计也会将有关信号层(signal plane layer)10和电压层(power plane layer)20及接地层(ground plane layer)30分开，导线层或称导体层之间则是以介电层材料15，25，例如玻璃纤维，FR4、环氧树脂等隔离，然而，即使如此，多层基板的IC操作时，包括开关等动作时，将导致电压层30及接地层20之间电位差的高频振荡(highfrequency fluctuations)或接地电压的反弹波(ground bouncing)的问题，特别是组件速度要求愈来愈快时，问题就愈严重。为减少上述问题所导致电压不稳所产生的干扰信号，传统的做法是将最上层的信号层上形成一电力环(power ring)40与一接地环(ground ring)35，并以一外加旁路电容连接，上述的电力环及接地环分别以一导孔(via)连接至电压层30及接地层20。

上述跨接一电容器，需要增加组装制程(assembly process)的一额外步骤，因此增加了整体制程的周期时间(cycle time)，同时也有可靠度的问题，特别是高频表现极差，但以目前的IC设计而言，特别是用于电脑的主机板而言，电压层的电流，一般都会有超高频带(高于200MHZ)范围操作的问题。另一种传统方法是利用电压层30及接地层20之间的介电材料层25的厚度调整电容量，这种方法于需要较大的电容时，就减少介电材料层25的厚度，配合以介电层上金属平行板面积，或增加另一组电压层30及接地层20。这种方法虽也可解决组装的周期时间，然而由于介电材料层25的厚度需要特别调整，或者增加另一组电压层及接地层(未图示)，以增加所需要的电容量。

此外，为了增加数位信号的时脉速度和在更小的空间内装入更多的功能，单一芯片封装的组件数量也急剧增多，也因此，单一芯片封装引脚(lead)的数目也越来越多，例如针脚格状阵列封装技术(PGA)能容纳超过200个的引脚，以因应大量增加的内连线数目。除此之外，更有覆晶构装技术(flip chip package technique)及球脚格状阵列技术(ball grid array；BGA)等等，以因应高速组件和高密度输入/输出(I/O)接脚的需求。而这些组件由于速度切换极快，信号传输时彼此干扰的问题将更严重，其承载芯片的基板更迫切需要去耦合的电容器。然而就目前BGA或覆晶封装而言，由于空间有限，安插电容器相形较一般PCB母板困难，因此有待一发明以解决上述的问题。

为此，本发明将提供一有效率且不占最上层信号层空间的内建电容基板以解决上述问题。

本发明的一目的是提供一种电路板内建电容的方法。

本发明的另一目的是用以解决传统方法外加电容于最上层信号层，而增加制程程序的问题。

一种在多层基板内建电容的方法，其特征在于：该方法至少包含下列步骤：

形成多个洞于该多层基板之中，该多个洞是预留以做为该多层基板的连接洞，且该多层基板至少包含一第一介电层，一第二介电层及一第三介电层，该第二介电层上下两面具有第二导体层以预做为电压层及一接地层，而该第一介电层及该第三介电层则分别有一第一导体层及一第三导体层，该第二介电层与第二导体层并有贯孔以预留做为内建电容；

填入比第二介电层的介电常数高的电容填充介电材料于上述第二介电层的贯孔中并固化之；

以干膜遮蔽该第二导体层需要镀铜的区域；