[发明专利]半导体存储装置的数据读出及数据写入方法和驱动方法

说明书

本发明涉及将强电介质电容器与场效应晶体管(FET)的栅极串联连接的非易失性存储元件。

强电介质FET(FeFET)是将强电介质与FET组合而成的非易失性存储元件。对于该器件结构，大致分类，有MFS型FeFET、MFIS型FeFET和MFMIS型FeFET。所谓MFS型，就是指Metal(金属)/Ferroelectric(强电介质)/Semiconductor(半导体)。所谓MFIS型，就是指Metal(金属)/Ferroelectric(强电介质)/Insulator(电介质)/Semiconductor(半导体)。另外，所谓MFMIS型，就是指Metal(金属)/Ferroelectric(强电介质)/Metal(金属)/Insulator(电介质)/Semiconductor(半导体)。

图9是表示本发明的MFMIS型FeFET的结构的剖面结构图。如图9所示，MFMIS型FeFET通过在具有成为漏极的高浓度N型注入区域32和成为源极的高浓度N型注入区域33的P型硅(以下，标记为Si)衬底31上形成电介质34、浮置栅极35、强电介质36和控制电极37而构成。在FET的浮置栅极35上形成强电介质电容器，强电介质电容器的电极和FET的栅极是共同的电极。另外，将强电介质电容器的电极和FET的栅极用导线连接的结构也是MFMIS型FeFET的一种。

下面，说明MFMIS型FeFET的非易失性存储元件的动作。

使控制电极电压(Vg)值向正负方向变化时，相应地强电介质的极化方向也发生反转。这里，对于Vg，定义将加正电压时写入数据“1”、将加负电压时写入数据“0”。

即使将控制电极悬浮时，极化值也将保持(剩余极化)。在进行数据读出时，使控制电极悬浮着(由于电阻成分引起的漏电流和与布线的电容耦合，可以认为处于接近于地电位的电位)，将电压加到源极-漏极间。这时，由于强电介质电容器的剩余极化，FET的浮置电极电位处于正或负的电位。如果浮置电极电位为正电位并且超过FET的阈值电压值，FET就成为导通状态，所以，电流就流过漏极-源极间。另一方面，如果浮置电极电位是负电位，FET就成为截止状态，从而在漏极-源极间就没有电流流过。将漏极-源极间电流值(Ids)与预先设定的参照电流值(Iref)进行比较，如果将Ids＞Iref定义为数据“1”、将Ids＜Iref定义为数据“0”，就可以正确地读出写入的数据。

作为一例，下面模拟强电介质使用SrBi₂Ta₂O₉、电介质使用SiO₂的MFMIS型FeFET的工作状态。

图10是表示FeFET的等效电路的图。下面，使用图10说明MFMIS型FeFET的动作。在图10中，41表示强电介质电容器、42表示FET、43表示控制电极、44表示源极、45表示漏极。

各参量分别取为：SrBi₂Ta₂O₉的厚度为200nm、相对介电常数为300，矫顽电压为0.8V,SiO₂的厚度为3.5nm、相对介电常数为3.9。另外，设作为MFMIS结构的MFM部的强电介质电容器的极化为Pf、电极间电压为Vf、控制电极的电压为Vg、在作为MFMIS结构的MIS部的FET的栅极上积累的电荷为Qi、漏极的电压为Vd、浮置栅极的电压为Vi、源极的电压为Vs=0V、衬底电位为0V、将强电介质电容器切除而使MIS结构的FET单独动作时的阈值电压值为Vti=0.5V。

在这样存储单元中，以下的2式成立。

Pf(Vf)=Qi(Vi)       (1)

Vg=Vf+Vi            (2)

将上述2式合并，则得

Pf(Vf)=Qi(Vg-Vf)    (3)

图11A是强电介质电容器的Pf-Vf特性(称为极化滞后回线)，增加电压而得到的Pf值用下侧的曲线1表示，降低电压而得到的P f值用上侧的曲线2表示。Pf-Vf特性的Pf=0(C/cm²)的电压称为矫顽电压(Vc)。

图11B是用曲线51表示FET的Qi-Vi特性的图。该特性可以用众所周知的MOS电容器的计算方法简单地求出。