[发明专利]增加偶合比的非挥发性存储装置及其制造方法

说明书

本发明涉及一种非挥发性内存(Non-Volatile Memory，NVM)，且特别涉及一种增加偶合比(Coupling Ratio)的非挥发性存储装置，是通过增加电容面积来达到的，如此则使得达到程序以及抹除效率所需要的控制栅电压能够减小。

本发明还涉及上述装置的制造方法。

一种浮栅可抹除存储单元(Erasable Memory Cell)，典型上包括一场效应晶体管(Field Effect Transistor)、一浮栅位于场效应晶体管的信道上方，以及一控制栅至少有一部份是位于浮栅的上方。浮栅与控制栅通常是由多晶硅所构成，就如同浮栅的名称所指，电子被隔离在浮栅中，例如，浮栅可以形成在完全由氧化区以及氧化层所环绕的环境中，由浮栅带电荷与释放电荷而将存储单元程序化。

浮栅可抹除内存的三种传统的程序化机制分别是Fowler-Nordheim(FN)穿隧、加强的FN穿隧以及信道热电子(Channel HotElectron，CHE)注射，参见H.Maes，J.Withers&G.Groeseneken，“Trendsin Non-volatile Memory Devices and Technologies”，SOLID STATEDEVICES page 157-168(1988)。一种非挥发性内存可能是一种例如可抹除且可程序只读存储器(Erasable Programmable Read Only Memory，EPROM)、可电除且可程序只读存储器(Electrically ErasableProgrammable Read Only Memory，EEPROM)或是闪存(FlashMemory)。在FN穿隧中，电子从硅区域穿隧一氧化层(例如，隔绝浮栅的一二氧化硅(SiO₂)层)进入浮栅或控制栅，典型上，需要一10M伏特/厘米的电场来减小硅-二氧化硅的障碍，以使电子可以从硅导带穿隧进入二氧化硅中。须要注意的是在一高电场的情况之下，在一漏极接面的相邻处能产生信道热电子，这种信道热电子能从信道注射进入一浮栅中。

对非挥发性内存来说控置栅对浮栅的偶合比是非常重要的，一低的偶合比则需要一较高的控制栅电压以达到程序及抹除效率，一高的控制栅电压需求则突显出电荷帮浦设计上的困难，再者，高的控制栅电压需求也阻碍了缩小高电压装置的氧化层厚度与信道长度。为了遏阻一高的电压需求这种缺点，有几种增加偶合比的方法，例如，可以减小介电层的厚度，另一方法是增加内多晶硅的介电常数，然而，减小介电层的厚度受制于资料保留的寿命，再加上增加内多晶硅的介电常数通常需要发展新的材料。

因此，本发明的一目的就是克服现有技术的缺点。

本发明的另一目的就是增加一非挥发性存储装置的控制栅对浮栅的偶合比。

本发明的再一目的就是增加在一非挥发性存储装置中的电容面积。

本发明的又一目的就是增加在第一与第二多晶硅导电层之间的界面表面积。

本发明的还有一目的就是在不考虑微影情况下增加偶合比。

本发明为达到上述以及其它的目的，在本发明中公开一种通过增加电容面积以增加控制栅对浮栅的偶合比的存储装置以及制造的方法，这是通过增加控制栅与浮栅的重叠区来达到。

详而言之，一种增加偶合比的非挥发性存储装置包括一具有复数隔离区的一基底，此复数隔离区例如是由区域氧化法(Local Oxidation，LOCOS)所形成，一第一导电层形成在基底与隔离区上，其中，第一导电层的一对侧壁以垂直的方式形成在每一个隔离区上，此垂直的侧壁是通过一已蚀刻出具有垂直边的介电层罩幕而形成。

一第二导电层形成在第一导电层上，第二导电层以界面隔离第一导电层以增加表面积，进而增加偶合比，较佳的情况是，一内导电介电层形成在第一与第二导电层中间，内导电介电层最好包括第一层与第二层的二氧化硅(SiO₂)层，以及位于中间的一层氮化硅(Si₃N₄)层。

因此，在本发明的装置中，由于第一导电层是形成在长条线上，使得垂直的侧壁得以形成，而达到在第一导电层与第二导电层之间产生一相当大的表面积界面，因而增加电容面积，进而增加控制栅对浮栅的偶合比。在增加偶合比的情况下，可以减小施加在控制栅电极(第二导电层)的控制电压，事实上，是有可能省掉典型上用来补强控制电压的电荷帮浦。既然，基于大的电容面积而增加感应在第一导电层中的电荷数量，故有可能以一较低的电压施加在控制栅电极上。