[发明专利]用于容纳越过宏的芯片级连线电路放置的宏设计技术

说明书

本发明涉及集成电路。更确切地说，本发明涉及集成电路内的预设计硬宏，或其它分层设计实体，提供越过宏插入后继级连线与电路的多用途技术。

众所周知，随着集成电路芯片中电路密度、定时要求与汇流排线容量的增加，连线宽度必须减少。然而，连线宽度减少导致电阻增加，从而影响连线的转换速率和路径延时。连线必须遵守基于定时要求的最大转换速率和最小延时的原则。当宏“块”占据了在集成电路面上其它开放空间时，这类连线问题变得更加严重。这些宏常常会妨碍后继设计的连线路径，因为后继路径也必须符合转换速率和延时的要求。

为了说明这些问题，请参考图1,IC 10包含一个嵌入式宏10，宏10有剩余的硅片空白区以及/或连线空白区24₁……24₄。假设IC连线需从IC的区域14走至区域16。由于设计装置通常视宏为一个固定块，在放置与布置较高层IC连线时块是不能修改的，因此越过宏走线是不可能的。即使假设有空白区存在且能被设计装置识别，由于在空白区(亦即，宏的横向宽度为12)上面布线距离可能超过最大转换速率和最小延时所要求的距离，空白区不足以布一条越过宏的标准宽度连线18。

另一种可选择方案包括绕过宏，沿较长路径20重新布线，用重新供电电路22₁……22₅来补偿过量的路径长度，以保证所需的转换速率和路径延时。然而，这个方案涉及使用宝贵的硅片面积和支持重新供电路的电源，且有可能满足不了路径延时的要求。

综上所述，所要求的技术是，在越过有大量固定的宏块的整块IC情况下，能保证所要求的连线转换速率和路径延时。

本发明以可预测的后继级连线方式制作宏，从而在设计宏本身期间处理上述问题。连线空白区以及/或硅片空白区设计来提供连线。在这点上，本发明一方面与方法有关，另一方面与系统和相应的计算机程序产品(程序代码和数据结构)有关，该程序产品针对想越过宏布后继级连线的IC宏设计。用于IC的宏是可识别的，宏内部用来有助于越过宏后继级连线的空白区是可识别的。宏内部空白区主要是为提供越过宏后继级连线设计的。

宏空白区的设计包括将宏内部连线空白区重新安排入至少有一条容纳连线的布线轨迹。布线轨迹可从宏的一侧延伸至宏的另一侧，以减少电阻，布线轨迹的宽度应大于IC的最小连线宽度。

在设计宏空白区期间，硅片空白区也可重新安排入电路区，有选择性地对应于重新安排连线空白区。这些电路区可通过设计方法转给后继级设计，在此期间有源电路可“顺便安置”在这些区域来支持后继级连线。

宏空白区也包括将连线与界定空白区的宏区域相屏蔽起来的屏蔽区。在本发明的一种更独特实施例中，屏蔽区包括对电源汇流排线以及/或连线同时起作用的屏蔽区。

宏空白区设计来容纳后继级连线的其它可选项包括：例如，在空白区中设计的电源汇流排线，供后继级连线的的支持电路使用。在空白区中至少设计一个有源电路，重新供电给连线的的信号。对有源电路，引线区也可设计在宏中，连接至有源电路以及连接至连线，让芯片级设计装置将后继放置的连线耦连至这些可到达的引线。有源电路包括：例如重新供电缓冲器或倒相器。

根据本发明，通过宏空白区的特殊设计来提供的这类后继级连线：包括可选的屏蔽区、电源汇流排线以及/或有源电路，连线可有效地越过宏而对转换速率和路径延时无任何不利影响。

有关本发明的主要内容已在说明书的前面部分强调指出并明确地要求。本发明，同时对于实践的结构和方法，以及其进一步目标和优点可参照下列优选实施例的详细描述和附图得到充分的理解，这其中

图1提出本发明针对的问题，亦即，一个需要围绕宏布线的集成电路；

图2描绘根据本发明将宏空白区重新安排入布线轨迹，它包括其它预设计的特性，诸如屏蔽区，电源汇流排线和有选择性地对应任何轨迹的硅片空白区；

图3描绘根据本发明宏硅片空白区中预放置的有源电路，该电路带有可到达IC连线的引线；

图4描绘根据本发明越过宏宽度逐渐变细的连线；

图5a描绘根据本发明一个宏设计步骤的示例性序列；

图5b描绘根据本发明一个完成宏设计假设下后继级设计步骤的示例性序列。

图6描述一个示例性数据处理系统和有关的介质，本发明开发的计算机程序产品可存储在其上面并执行之。

如上所述，本发明针对宏的设计，其目的是为在IC的后继分层设计各级中容纳越过宏的后继级连线。图2～4描绘宏具有可在其中设计来提供连线的区域时，宏的各种实施例。