[发明专利]阶段式蚀刻方法

说明书

本发明涉及一种阶段式蚀刻工艺，尤其涉及一种能广泛地应用于打印机喷墨头、微机电系统(Microelectromechanical System，MEMS)及半导体等相关工艺上的阶段式蚀刻工艺。

目前，硅晶片已被广泛地应用在各种集成电路、光电(opt electronics)、微电子元件(microelectronics)、微机电系统等等的产品制造上，蔚为主流，然而硅晶片于应用时，也并非毫无缺点。举例而言，硅晶片是一具有方向性的结晶材料，若以一氢氧化钾(KOH)蚀刻液对一表面为<100>晶格方向的硅晶片进行一各向异性蚀刻时，会由于氢氧化钾蚀刻液对硅晶片上各晶格方向的蚀刻速率不同，而在硅晶片表面产生一与原<100>面夹角54.74度的晶格方向<110>的斜面，而此晶格方向的斜面即会造成空间上的损失与浪费，而且当工艺中所使用的硅晶片尺寸越大，厚度越厚时，这一问题将更显著。

请参阅图1与图2，图1与图2为现有的喷墨头芯片的结构示意图，图1揭示于US Pat.No.6,019,907“Forming refill for monolithic inkjetprinthead”，如图1所示，现有技术的打印机喷墨头形成于一硅基底10之上，其包含有两导流槽11、12，用来输送至少一墨水(未显示)，两喷嘴腔14、15设于导流槽11、12的表面，用来喷出该流体，以及两电阻器16、17分别设于喷嘴腔14与导流槽11以及喷嘴腔15与导流槽12之间，用来提供该墨水喷出的能量。其中，两导流槽11、12构成一回填槽13，而回填槽13的功能为减少该墨水喷出后回填时，对邻近喷嘴腔14或15所产生的流体干扰现象。

请参阅图2，其揭露于US Pat No.5,658,471“Fabrication of thermalink-iet feed slots in a silicon substrate”，如图2所示，现有技术的打印机喷墨头形成于一硅基底20之上，其包含有一导流槽21，形成于硅基底20的中央，用来输送至少一墨水(未显示)、一介电层22形成于硅基底20之上，两加热器23、24形成于介电层22的表面，用来提供该墨水喷出的能量，而介电层22则系用以隔绝硅基底20与加热器23、24。其中，图1及图2虽分属不同的结构，但仍具有相类似的制作方式，并且均面临到相同的工艺瓶颈，即前述硅晶片上各晶格方向的蚀刻速率不同的问题。

如图3所示，图3为现有制作打印机喷墨头芯片的示意图。请参阅图3A，现有技术提供一宽度W₁、厚度T的硅基底30，并对其进行一标准清洗程序。接着如图3B所示，于硅基底30的顶、底面各形成相同材质的一保护层31、一图案化的保护层32P，以得到两孔槽33、34的表面图案，且两孔槽33、34间的距离为L₁，距硅基底30边缘的距离则为L₀。随后将硅基底30浸入一氢氧化钾(KOH)蚀刻液中，进行一蚀刻工艺，直至硅基底30完全被蚀穿为止，以得到一具有孔槽33、34的整体结构，如图3C所示。其中，形成保护层31、32P的材料可为二氧化硅(SiO₂)或氮化硅(Si₃N₄)。

然而，将图3所揭露的工艺应用于图1及图2所述的喷墨头晶片时，则会因为该蚀刻工艺所产生的晶格方向斜面，而造成结构设计上的一些限制以及空间的损耗。此外，由于后段加工工艺的需要，该喷墨头芯片必须在如图3C所示的L₀及L₁处上胶以与一墨匣(未显示)结合，进而达分色供墨及不漏墨的功效。故在芯片尺寸设计上，不但需考虑各向异性蚀刻时晶格方向的斜面所造成的空间损失，更需将其后段加工工艺时，上胶处所须的面积考虑进去(即必须有足够大的L₀及L₁)，以达到这一目的，上述两点为造成现有技术中芯片面积过大的原因。

因此，本发明的目的在于提出一种阶段式蚀刻方法，以解决上述(喷墨头)芯片面积过大的问题。

为实现上述目的，本发明提出一种阶段式蚀刻方法，首先在一基底相对的顶、底表面分别形成一图案化的第一保护层以及一第二保护层，接着对该基底进行一第一蚀刻工艺，以同时蚀刻该基底以及该第一保护层，该第一保护层被完全去除后，继续蚀刻该基底，直至一预定深度，以控制该基底被蚀刻后的厚度及芯片尺寸大小，进而能在维持原有的喷墨功能下，大幅缩减(喷墨头)芯片的尺寸与厚度。