[发明专利]制造复合式无源元件的方法

说明书

发明背景

本发明系关于一种制造以陶瓷或玻璃作为基板且以厚膜封装技术进行包装的薄膜复合式无源元件的方法。

相关技术的描述

近年来，由于SMT技术的普及应用，促成无源元件的晶片化。目前，主要以薄膜方法及厚膜方法来形成晶片化复合式无源元件。

Mandai等在美国专利第5,495,387号中揭示一种以厚膜方法制造的RC阵列，如图1所示，其系由多个陶瓷薄片所形成的薄层状陶瓷体块11，在此陶瓷体块11的内部形成多对彼此相对且分别位于不同薄片上的两个电容电极(未图示)，且于温度1200～1300℃之间进行烧结，以形成陶瓷体块11。然后，在陶瓷体块11的表面12上再分别形成第一端电极15、第二端电极16、接地电极17及多个电阻18，且第一端电极1 5连接至各电容的一电极，各电阻18的一端连接至第一端电极15、各电阻18的另一端连接至第二端电极16，各电容的另一电极共同连接至接地电极17。且由上述的多个电容、多个电阻18、第一端电极15、第二端电极17及接地电极18共同构成RC阵列。最后，再以传统的厚膜封装技术加以封装，就完成了厚膜RC复合元件的制造。

上述的RC复合元件的优点是产品价格低。但其缺点是：由于制造过程中需要经过1000℃以上的高温烧结，故产品的稳定性不高，即良品率不佳。另外，通常还存在被采用的各种材料间的搭配问题及元件体积不易小型化的问题。

另一方面，采用薄膜制造技术来制造RC复合元件的方法见之于美国专利第5,355,014号。其中，系采用传统的半导体技术在硅基板之上分别形成具有肖特基二极管(Schottky Diode)的RC网路。之后，以IC封装技术进行包装。通常，此种传统的封装技术分成晶圆研磨、晶圆切割、晶粒粘着、焊线，封胶，盖印(marking)，引线完成(lead finish)，焊线(trim/form)、及包装等步骤。

经由此方法所制成的RC复合元件具有小型化及良率高的优点。但是，其缺点是此类产品的价格远高于同等的厚膜式复合无源元件，因为薄膜式复合无源元件的封装过程复杂，特别是在焊线步骤中需要采用金作焊线，更使这类元件的价格居高不下。

有鉴于此，本发明提出一种在陶瓷或玻璃等高硬度的基板上制造薄膜复合式无源元件且以厚膜封装技术进行包装的方法，以解决上述问题。

发明概要

本发明的目的是提供一种在陶瓷或玻璃等高硬度的基板上制造薄膜复合式无源元件，且以厚膜封装技术进行包装的方法。

依照本发明的方法，包括如下步骤：

第一步骤，形成以陶瓷或玻璃作为材料的基板，并采用上釉或研磨抛光等方式对此陶瓷或玻璃基板进行平坦化处理；

第二步骤，在此陶瓷或玻璃基板上以半导体制造过程的方法形成所需要的复合式无源元件，此复合式无源元件包括RC阵列元件、LC阵列元件及RLC阵列元件等等；

第三步骤，利用厚膜封装的方法，对所形成的此复合式无源元件进行封装，得到成品化的复合式无源元件。

利用以上的方法所制造的复合式无源元件具有体积小，生产良品率高且生产成本低的优点。

图式的简单说明

本发明的上述及其他目的、优点和特色由以下优选实施例的详细说明中并参考图式可更加明白，其中：

图1表示一种以厚膜方法制造的RC阵列；

图2是依照本发明第一实施例的RC阵列的一个例子的电路图；

图3A至3D表示依制造过程前后顺序，图2的RC阵列沿其纵方向的剖面图；

图3B′至3C′表示依制造过程前后顺序，图2的RC阵列在各个制造过程中的俯视图，图3D′表示成品化的晶粒侧视图；及

图4为各个电阻R及电容C的位置的示意图。符号说明

R：电阻

C：电容

1：接地端

2：第一电极端

3：第二电极端

10：陶瓷或玻璃基板

20：电阻层

201：电阻区域

30：第一金属导电层

40：介电层

401：电介质区域

50：第二金属导电层

501：第一电极区域

502：接地区域

503：第二电极区域

优选实施例的详细说明

以下参考所附图式来说明本发明的优选实施例。