[发明专利]存储器

权利要求书

1.一种存储器，其特征在于：

具备：

多个(a)字线组<30>；

多个(b)位线组<40>；以及

多个与一个上述字线组<30>和一个上述位线组<40>对应地被设置的(c)存储单元<MC>，

上述(a)字线组<30>分别具有(a-1)写入字线<31>，

上述(b)位线组分别具有：

(b-1)写入位线<41>；以及

(b-2)与上述写入位线<41>对应地被设置的写入控制线<44>，

上述(c)存储单元<MC>分别具有：

(c-1)包含第1存储节点<N1>的记忆单元<SC>；以及

(c-2)只在对应的上述一个位线组<40>的上述写入位线<41>、连接在与上述第1存储节点之间的对应的上述一个上述字线组<30>的上述写入字线<31>和上述写入控制线<44>都激活了的情况下导通的第1开关<MN9，MN10>，

被选择了的上述位线组<40>中的上述写入控制线<44>激活，

不被选择的上述位线组<40>中的上述写入控制线<44>不激活。

2.如权利要求1中所述的存储器，其特征在于：

上述位线组<40>的每一个还具有：(b-3)与上述写入位线<41>对应地被设置的互补写入位线<42>，

上述记忆单元<SC>的每一个包含：(c-1-1)被供给与上述第1存储节点<N1>中的逻辑互补的逻辑的第2存储节点<N2>，

上述存储单元<MC>的每一个还具有：(c-3)只在对应的上述一个上述位线组<40>的上述互补写入位线<42>、连接在与上述第2存储节点<N2>之间的对应的上述一个上述字线组<30>的上述写入字线<31>和上述写入控制线<44>都激活了的情况下导通的第2开关<MN11，MN12>，

上述写入位线<41>和上述互补写入位线<42>在其所属的上述位线组<40>被选择了的情况下取相互互补的逻辑，在不被选择的情况下取相互相等的逻辑，

在一个上述位线组<40>中，上述写入控制线<44>取上述写入位线<41>与上述互补写入位线<42>的“异或”运算值。

3.如权利要求2中所述的存储器，其特征在于：

在非反转地放大上述写入位线<41>和互补写入位线<42>的电位后取上述“异或”运算值。

4.如权利要求1中所述的存储器，其特征在于：

上述第1开关包含：

(c-2-1)具备与上述写入控制线<44>连接的控制电极和第1及第2电流电极的第1晶体管<MN9>；以及

(c-2-2)具备与上述写入字线<31>连接的控制电极和第1及第2电流电极的第2晶体管<MN10>，

将上述第1晶体管的上述第1及第2电流电极和第2晶体管的上述第1及第2电流电极串联地连接在上述第1存储节点<N1>与上述写入位线<41>之间。