[发明专利]多层印制线路板和测量多层印制线路板阻抗的方法

权利要求书

1、一种多层印制线路板，包括：

第一绝缘层；

数据传输线路图案，其配置在所述第一绝缘层上和适合于在CPU模块和用于该CPU的主存储器模块之间的数据传输；

阻抗测量线路图案，在与所述数据传输线路图案的层相同的层中，其对任何相邻线路图案以预定的裕度配置在所述第一绝缘层上；

第二绝缘层，其配置在所述数据传输线路图案和所述阻抗测量线路图案上；和

用于信号的台部分和GND(接地)台部分，用于信号的台部分配置在所述第二绝缘层上并且通过通孔被电连接到配置在所述第一绝缘层上的所述阻抗测量线路图案上，以便使得其与用于测量所述阻抗测量线路图案之阻抗的探针的信号端子保持接触，GND(接地)台部分保持与所述探针的GND端子接触；

所述阻抗测量线路图案具有不小于大约30mm的图案长度和与所述数据传输线路图案的宽度相同的图案宽度。

2、根据权利要求1的多层印制线路板，其中所述数据传输线路图案的传输频率不小于130MHz。

3、根据权利要求1的多层印制线路板，其中在所述阻抗测量线路图案和任何相邻线路图案之间的裕度不小于两倍的所述阻抗测量线路图案的图案宽度。

4、根据权利要求1的多层印制线路板，其中围绕阻抗测量线路图案配置的线路图案是GND图案，其通过多个通孔连接到所述GND台部分。

5、根据权利要求1的多层印制线路板，其中多个阻抗测量线路图案被配置在不同的层中，并且通过通孔相互电连接。

6、一种测量多层印制线路板之阻抗的方法，包括：

第一绝缘层；

数据传输线路图案，其配置在所述第一绝缘层上和适合于在CPU模块和用于该CPU的主存储器模块之间的数据传输；

阻抗测量线路图案，在与所述数据传输线路图案的层相同的层中，其对任何相邻线路图案以预定的裕度配置在所述第一绝缘层上；

第二绝缘层，其配置在所述数据传输线路图案和所述阻抗测量线路图案上；

用于信号的台部分和GND(接地)台部分，用于信号的台部分配置在所述第二绝缘层上并且通过通孔被电连接到配置在所述第一绝缘层上的所述阻抗测量线路图案上，以便使得其与用于测量所述阻抗测量线路图案之阻抗的探针的信号端子保持接触，GND(接地)台部分保持与所述探针的GND端子接触；和

所述阻抗测量线路图案具有不小于大约30mm的图案长度和与所述数据传输线路图案的宽度相同的图案宽度；

所述方法包括步骤：

通过将所述探针的信号端子和GND端子分别与所述用于信号的台部分和所述GND台部分相接触来测量所述阻抗测量线路图案的阻抗。

7、根据权利要求6的测量多层印制线路板之阻抗的方法，其中所述数据传输线路图案的传输频率不小于130MHz。

8、根据权利要求6的测量多层印制线路板之阻抗的方法，其中在所述阻抗测量线路图案和任何相邻线路图案之间的裕度不小于两倍的所述阻抗测量线路图案的图案宽度。

9、根据权利要求6的测量多层印制线路板之阻抗的方法，其中围绕阻抗测量线路图案配置的线路图案是GND图案，其通过多个通孔连接到所述GND台部分。

10、根据权利要求6的测量多层印制线路板之阻抗的方法，其中多个阻抗测量线路图案被配置在不同的层中，并且通过通孔相互电连接。

11、根据权利要求10的测量多层印制线路板之阻抗的方法，其中配置在不同层中的所述线路图案的阻抗是通过以单测量操作测量配置在不同层中的所述多个阻抗测量图案测量的。