[发明专利]多层印制线路板和测量多层印制线路板阻抗的方法无效
申请号: | 01116888.9 | 申请日: | 2001-02-28 |
公开(公告)号: | CN1313722A | 公开(公告)日: | 2001-09-19 |
发明(设计)人: | 大久保高晴;石川隆;藤多浩幸;堀江昭二 | 申请(专利权)人: | 索尼公司 |
主分类号: | H05K1/00 | 分类号: | H05K1/00;H05K1/02 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 梁永 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 多层 印制 线路板 测量 阻抗 方法 | ||
本发明涉及多层印制线路板,其安装有用于测量布置在CPU模块和存储器模块之间的数据传输线路图案之特征阻抗的检查样板(checking coupon)。
诸如家庭用游戏机和移动电话设备的电子装置通常包括配置在其箱内的印制线路板,并且CPU(中央处理单元)模块和主存储器模块与其它模块一起安装于此。通过布置在印制线路板上的数据传输线路图案,CPU模块和存储器模块相互连接。
同时,印制线路板的数据传输线路图案不得不以这种方式进行设计,即线路图案的阻抗表现出对应于安装在印制线路板上的CPU模块和存储器模块所特有阻抗之值,使得CPU和存储器可以在稳定的基础上可靠地工作。
但是,在制造工艺完成之后从制造厂运来的一些印制线路板上的数据传输线路图案能够表现出在设计值和实际值之间的不同,这是由于包括用于刻蚀数据传输线路图案中铜箔的条件随后导致阻抗大于或小于设计值的各种原因引起的。当阻抗与设计值不一致时,不再有可能在CPU模块和存储器模块之间传输交换信号。
由于上述情况,因此本发明的目的是提供一种新颖的多层印制线路板,其适合于以容易和简单的方式测量制造台上之数据传输线路图案的阻抗。
本发明的另一个目的是提供一种多层印制线路板,其包括一对数据传输线路图案,该对数据传输线路图案配置在内层基片相对侧面和适合于以单测量操作来测量这两个数据传输线路图案的阻抗以提高测量工艺的效率。
根据本发明,上述目的是通过提供多层印制线路板实现的,其包括:
第一绝缘层;
数据传输线路图案,其配置在所述第一绝缘层上和适合于在CPU模块和用于该CPU的主存储器模块之间的数据传输;
阻抗测量线路图案,在与所述数据传输线路图案的层相同的层中,其对任何相邻线路图案以预定的裕度配置在所述第一绝缘层上;
第二绝缘层,其配置在所述数据传输线路图案和所述阻抗测量线路图案上;和
用于信号的台部分和GND(接地)台部分,用于信号的台部分配置在所述第二绝缘层上并且通过通孔被电连接到配置在所述第一绝缘层上的所述阻抗测量线路图案上,以便使得其与用于测量所述阻抗测量线路图案之阻抗的探针的信号端子保持接触,GND(接地)台部分保持与所述探针的GND端子接触;
当使用TDR(时间域反射仪)单位时,所述阻抗测量线路图案具有不小于大约30mm的图案长度和与所述数据传输线路图案的宽度相同的图案宽度。
正如上面所指出的,用于测量多层印制线路板之阻抗的阻抗测量线路图案被配置在与数据传输线路图案的层相同的层中,其适合于在CPU模块和用于该CPU的主存储器模块之间的数据传输,为此保证了确定的阻抗水平。
优选的是,所述多层印制线路板的所述数据传输线路图案的传输频率不小于130MHz,因此允许高速数据传输。
优选的是,在所述多层印制线路板的所述阻抗测量线路图案和任何相邻线路图案之间的裕度不小于两倍的所述阻抗测量线路图案的图案宽度,因此不具有相邻线路图案的任何干扰。
优选的是,配置在多层印制线路板的阻抗测量线路图案周围的线路图案是通过多个通孔被连接到所述GND台部分的GND图案,因此消除了任何电感部件。
仍然优选的是,当多个数据传输线路图案被配置在所述多层印制线路板的不同层中时,多个阻抗测量线路图案被配置在对应于对应数据传输线路图案的不同层中并且通过通孔被相互电连接。
因此,借助根据本发明的多层印制线路板,由于阻抗测量线路图案被配置在数据传输线路图案的层中并且影响图案的阻抗的图案宽度被做成等于数据传输线路图案的图案宽度,结果数据传输线路图案的阻抗能够利用测量根据本发明的多层印制线路板阻抗的方法来精确地测量。当阻抗测量线路图案具有不小于大约30mm的图案长度时,多层印制线路板的阻抗能够利用TDR(时间域反射仪)单元被精确地测量。
图1是根据本发明多层印制线路板一个实施例的平面示意图;
图2是图1多层印制线路板主要部分的剖面示意图;
图3是配置在图1多层印制线路板上测量图案的分解透视图;
图4A是图3测量图案的平面示意图和图4B是图3测量图案的部分剖面图;
图5是图1多层印制线路板的主要部分的透视图,其利用TDR单元测量阻抗;
图6是表示图1多层印制线路板的阻抗之波形的曲线图;和
图7是根据本发明多层印制线路板另一实施例的剖面示意图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于索尼公司,未经索尼公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/01116888.9/2.html,转载请声明来源钻瓜专利网。
- 上一篇:容积式流体机械
- 下一篇:带有节电开关的数据令牌