[发明专利]降低等离子损害的导流电路及半导体制造方法

权利要求书

1.一种用来减少一金属氧化物半导体(MOS)晶体管的栅极氧化层遭受等离子损害的导流电路，该导流电路设于一半导体晶片上，该半导体晶片上包括一基底，该MOS晶体管设于该基底上，一介电层覆盖于该MOS晶体管上，以及该导流电路(bypass)设于该介电层之上，该导流电路包括：

一至少包括一第一接触端与一第二接触端的导线，且该第一接触端电连接于该MOS晶体管顶部的一栅极导电层，而该第二接触端则电连接于该基底上的一掺杂区；以及

一断电区域，设于该导线中，用来切断该导线与该MOS晶体管的电连接；

其中该栅极氧化层中的离子藉由该导线被导至该掺杂区内，以减少该栅极氧化层遭受等离子损害。

2.如权利要求1所述的导流电路，其中该导线由多个接触插塞(contactplug)以及一金属层所构成。

3.如权利要求1所述的导流电路，其中该导线为一金属内连线(metalinterconnect)的一部分。

4.如权利要求1所述的导流电路，其中该断电区域由多晶硅构成。

5.如权利要求1所述的导流电路，其中该掺杂区为一N型井(n-well)。

6.如权利要求1所述的导流电路，其中该栅极氧化层中的离子藉由该导线与该掺杂区内的离子形成电中和，以减少该栅极氧化层遭受等离子损害。

7.一种减少一金属氧化物半导体(MOS)晶体管的栅极氧化层遭受等离子损害的方法，该MOS晶体管是设于一半导体晶片的一基底上，该方法包括下列步骤：

于该基底上形成一介电层覆盖于该MOS晶体管上；

于该介电层内蚀刻出一第一接触洞通达该MOS晶体管的顶部，以及一第二接触洞通达该基底上的一掺杂区；

于该介电层上、该第一接触洞以及该第二接触洞内形成一导流电路(bypass)，并于该导流电路中电连接一断电区域，使该MOS晶体管与该掺杂区形成电连接；以及

在完成该MOS晶体管的工艺后切断该断电区域的电连接；

其中该栅极氧化层中的离子藉由该导流电路被导至该掺杂区内，以减少该栅极氧化层遭受等离子损害。

8.如权利要求7所述的方法，其中该导流电路由一金属层所构成。

9.如权利要求7所述的方法，其中该导流电路为一金属内连线的一部分。

10.如权利要求7所述的方法，其中该断电区域由多晶硅构成。

11.如权利要求7所述的方法，其中该掺杂区为一N型井(n-well)。

12.如权利要求7所述的方法，其中切断该断电区域的方法是以一高温方式使该断电区域部分导线熔解而阻断电连接。

13.如权利要求7所述的方法，其中切断该断电区域的方法是以一激光照射该断电区域。

14.如权利要求7所述的方法，其中该栅极氧化层中的离子藉由该导流电路与该掺杂区内的离子形成电中和，以减少栅极氧化层遭受等离子损害。

15.一种用来减少一金属氧化物半导体(MOS)晶体管的栅极氧化层遭受等离子损害的导流(bypass)电路，该导流电路设于一半导体晶片上，且该半导体晶片上包括一基底，至少一MOS晶体管设于该基底上，该导流电路包括：

一至少包括一第一接触端与一第二接触端的导线，且该第一接触端电连接于该MOS晶体管的一栅极导电层，而该第二接触端则电连接于该基底上的一掺杂区；以及

一断电区域，设于该导线中，用来切断该导线与该MOS晶体管的电连接；

其中该栅极氧化层中的离子藉由该导线被导至该掺杂区内，以减少该栅极氧化层遭受等离子损害。

16.如权利要求15所述的导流电路，其中该导线由多个接触插塞(contactplug)以及一金属层所构成。

17.如权利要求15所述的导流电路，其中该导线是为一金属内连线(metal interconnect)的一部分。

18.如权利要求15所述的导流电路，其中该断电区域由多晶硅构成。

19.如权利要求15所述的导流电路，其中该掺杂区为一N型井(n-well)。

20.如权利要求15所述的导流电路，其中该栅极氧化层中的离子藉由该导线与该掺杂区内的离子形成电中和，以减少栅极氧化层遭受等离子损害。