[发明专利]高密度柱栅阵列连接及其方法

说明书

本发明一般涉及到一种新颖的半导体芯片载体连接，其中利用表面安装技术制作半导体芯片载体和第二层组装件。更确切地说，本发明包含表面安装技术，举几个例子，例如球栅阵列(BGA)，柱栅阵列(CGA)，其中表面安装技术主要包含一种非焊料金属连接，例如铜连接。本发明还涉及到柱栅阵列结构及其工艺。

随着新技术的不断发展，半导体器件变得更小和更密集。然而，电路密度的增加在芯片连接方面总体上相应地增大了困难。因此，面对这种挑战，驱使芯片制造商依靠不断的发明创新来改进其产品。尽管在芯片互连技术方面已取得了明显的改进，但仅靠这些还不足以克服所有的问题。

已出现目前主要发明的现有技术领域是采用各种无铅焊料合金作为芯片和衬底之间，以及衬底和下一层互连之间的连接。

例如，美国专利No.5,328,660(Gonya)公开了一种无铅、高温、锡基多成份焊料，其中的焊料合金含有78.4％重量比的锡，其余成份为银、铋和铟。

同样，美国专利No.5,411,703(Gonya)提出了一种基于多成份的无铅焊料，其中高固线温度的焊料合金含有93～94％重量比的锡，其余成份为锑、铋和铜。

而美国专利No.5,733,501(Takao)公开了一种无铅焊料合金的疲劳测试，其中铜线通过玻璃环氧树脂和铜层叠板/衬底中的孔，并被焊料合金焊接。

美国专利No.5,874,043(Sarkhel)公开了另一种基于多种成份的无铅富锡焊料，其中焊料合金含有70.5～73.5％重量比的锡，其余成份为银和铟。

另一发明领域是柱栅阵列(CGA)芯片载体，在芯片载体技术中正得到越来越多的应用，特别是当芯片载体由陶瓷材料制成时，更是如此。芯片载体通常由陶瓷材料或有机叠层材料制成。多个焊料柱被固定到芯片载体和下一层封装件的I/O(输入/输出)焊点，以便在二者之间提供电连接。例如见已转让给美国纽约州阿莫克的国际商业机器公司的美国专利No.5,324,892(Granier)，此处将其内容列为参考，它提出了一种利用焊料柱制造电互连的方法。该焊料柱由熔点高于约250℃的焊料制成。利用熔点低于约240℃的焊料，将预制的焊料柱固定到芯片载体。这些焊料柱被单独制造，并被送入炉子装置，然后使其对准载体。借助于低温焊料合金回流来固定高温焊料柱。然而，正如本领域的技术人员所知，直径通常很小的焊料柱是非常软的，其结果是在制造芯片载体模块时，该焊料柱很容易被损坏或弯曲。特别是若位于I/O焊点阵列上的多个位置，这一问题就更复杂。通常的解决途径是代价高昂的返工。另外，在电路板组装期间，这些柱栅阵列模块容易遭受处置时的损坏。再者，随着互连密度的增加，焊料柱的直径必须减小。当然，焊料柱直径的减小将会降低这些焊料柱的抗弯强度，并增加了对这些焊料柱的处置损坏。

如所知，现有技术使用一种无铅焊料系统，但没有提到用非焊料金属互连部分来将芯片连接到衬底或将衬底连接到电路板。同样，也没有提到结合使用铜芯柱阵列与高熔点和低熔点焊料合金来将这种铜柱栅阵列连接到芯片载体和有机电路板。这些高和低熔点焊料合金可以从含铅或无铅焊料合金中选取。而且，本发明的目的是一种柱栅阵列型结构，它缓解了现有技术的问题，并使得能够大批量制造具有柱栅阵列连接的芯片载体。

本发明是一种高密度柱栅阵列连接的新颖方法和结构。

因此，本发明的目的是提供一种可提供高密度柱栅阵列连接的结构和方法。

本发明的另一个目的是提供一种非焊料金属互连。

本发明的再一个目的是提供一种芯片载体与电子元件之间的非焊料金属互连。

本发明还有一个目的是提供一种芯片载体和电子元件之间的铜互连。

本发明再一个目的是提供一种使用铅基固定焊料的芯片载体和电子元件之间的铜互连，例如衬底一侧为90/10的铅/锡，而电路板一侧为37/63的铅/锡低共熔体。

本发明再一个目的是提供一种无铅焊料，例如用于衬底一侧的锡/锑和电路板一侧的锡/银/铜合金，以便提供电路板与衬底之间铜互连的牢固连接。

因此，在一种情况下，本发明包含第一衬底上的第一个焊点和第二衬底上的第二个焊点之间的金属电互连，其中所述电互连是非焊料金属材料。

在另一种情况下，本发明包含一种将互连紧固到衬底的方法，其中至少50％以上的所述互连是非焊料金属材料，此方法包括下列步骤：

(a)对所述互连的末端进行助熔处理，

(b)将所述互连的经助熔处理过的所述末端置于所述衬底上至少具有一种焊料的焊点上，