[发明专利]在绝缘体上硅中形成抗熔丝的结构和方法

权利要求书

1.一种形成在层状衬底上的抗熔丝结构，包括第一半导体层和选择掺杂的第二半导体层，所述第一半导体层藉一绝缘体与所述第二半导体层相隔离，所述抗熔丝结构包括，

从所述第一半导体层延伸到所述第二半导体层中，并具有可编程装置插在所述第一导体和所述第二半导体层之间的第一导体，以及

从所述第一半导体层的表面延伸到所述第二半导体层的表面的第二导体，以及

至少环绕所述第一导体和所述第二导体之一的绝缘颈圈。

2.如权利要求1所述的抗熔丝，其特征是，其中所述可编程装置是一薄电介质层，其厚度小于所述颈圈的厚度。

3.如权利要求2所述的抗熔丝，其特征是，其中所述第二半导体层、所述薄电介质层和所述第一导体形成电容器结构。

4.如权利要求1所述的抗熔丝，其特征是，其中所述第二导体被制作在两侧壁衬垫之间，该侧壁衬垫制作在结构的侧面上，而该结构又制作在所述第一半导体层上。

5.如权利要求1所述的抗熔丝，其特征是，还包括隔离装置，用来将环绕所述抗熔丝的所述第一半导体层的一个区域与所述第一半导体层的另一区域隔离开来。

6.如权利要求5所述的抗熔丝，其特征是，其中在所述隔离装置内的所述第一半导体层从所述第一导体凹进。

7.如权利要求6所述的抗熔丝，其特征是，还包括

在位置上与所述第二导体分隔的接触焊点，以及

用来将所述第二导体连接到所述接触焊点的装置。

8.一种集成电路，包括形成在层状衬底上的抗熔丝结构，层状衬底包括第一半导体层和选择掺杂的第二半导体层，所述第一半导体层藉一绝缘体与所述第二半导体层隔离，所述抗熔丝结构包括，

从所述第一半导体层延伸到所述第二半导体层中，并具有可编程装置插在所述第一导体和所述第二半导体层之间的第一导体，以及

从所述第一半导体层的表面延伸到所述第二半导体层的表面的第二导体，以及

至少环绕所述第一导体和所述第二导体之一的绝缘颈圈。

9.如权利要求8所述的集成电路，其特征是，其中所述可编程装置是一薄电介质层，其厚度小于所述颈圈的厚度。

10.如权利要求9所述的集成电路，其特征是，其中所述第二半导体层、所述薄电介质层和所述第一导体形成电容器结构。

11.如权利要求8所述的集成电路，其特征是，其中所述第二导体被制作在两侧壁衬垫之间，该侧壁衬垫制作在结构的侧面上，而该结构又制作在所述第一半导体层上。

12.如权利要求8所述的集成电路，其特征是，还包括隔离装置，用来将环绕所述抗熔丝的所述第一半导体层的一个区域与所述第一半导体层的另一区域隔离开来。

13.如权利要求12所述的集成电路，其特征是，其中在所述隔离装置内的所述第一半导体层从所述第一导体凹进。

14.如权利要求13所述的集成电路，还包括

在位置上与所述第二导体分隔的接触焊点，以及

用来将所述第二导体连接到所述接触焊点的装置。

15.一种在层状衬底中制造半导体器件的方法，该层状衬底包括被绝缘体层隔开的第一和第二半导体层，所述方法包括

在所述第一半导体层和所述绝缘体层到所述第二绝缘体层中形成第一孔，

在所述第一半导体层和所述绝缘体层内形成第二孔，并延伸到所述第二绝缘体层中，

在所述第二孔内形成薄绝缘体，以及

在所述第一孔和所述第二孔之一的一部分内形成厚的绝缘体颈圈，

在所述第一和第二孔内形成导体。

16.如权利要求15所述的方法，其特征是，包括进一步步骤：

将所述第一和第二半导体层与所述第二孔内的导电侧壁连接起来。

17.如权利要求15所述的方法，其特征是，其中所述第二孔以自对准方法被制作在侧壁衬垫之间。

18.如权利要求15所述的方法，其特征是，包括进一步损伤所述薄绝缘体的步骤。