[发明专利]制备无孔洞的金属间介电层的方法

说明书

技术领域

本发明是有关于一种形成介电层的半导体制程技术，特别有关于一种制备无孔洞的金属间介电层的方法，即以高密度电浆化学气相沉积法(HighDensity Plasma CVD；HD PCVD)制备无孔洞结构的介电层制程。

背景技术

众所周知，金属内连线结构为ULSI积体电路中一个极重要的部分。金属内连线结构通常包含有金属导线以及介层栓塞(vias)。介层栓塞的作用是用来上下连接金属导线与其他的导电构件。通常高精密度的IC中，可能包含有多数层的金属内连线结构来传递多数位讯号、类比讯号或偏压等。

在金属化制程中，当以蚀刻定义出金属导线后，一般都会在金属导线上覆盖一层介电层以作为绝缘。此介电层一般称为金属间介电层(IMD)或内层介电层(ILD)，通常由多数个氧化层所构成，例如，在许多制程中，此介电层都会包含一层厚氧化层以及一层较薄的覆盖氧化层(cap oxide)。

随着元件积集度的提高，相邻金属线的间的间隙的高宽比(aspectratio)也随着增加，而传统的化学气相沉积法，往往因为填沟(gap filling)能力不足，而造成填充不完全或孔洞等缺陷。

在现有的沉积技术中，由于高密度电浆化学气相沉积法(HDPCVD)所沉积的氧化层具有良好的填沟能力，因此，非常适合用来作为填充金属导线之间高深宽比的间隙。尽管如此，要将HDPCVD氧化层用在实际的制程上仍有一些困难需要克服。

图1-图2为传统技术在金属导线上制作金属间介电层的流程。图1表示在基底100上形成有多数个金属线102。基底100包含半导体晶圆、晶圆上的主动元件与被动元件、以及晶圆上的各种沉积层。间言之，基底100包括半导体晶圆上所形成的元件以及覆盖在晶圆上的各种沉积层。金属导线102通常由铜或铝所构成。在金属导线102的下则形成有一阻障层101，其材质通常为氮化钛(TiN)、硅化钛(TiSi)或钛钨(Tiw)合金。阻障层101的作用是为了避免硅与铝之间的交互作用，例如交互扩散。另外，在金属导线102的上则形成有一保护层103，例如氮化硅层。如熟悉此技艺者所知，保护层103具有多项功能，其中包括作为定义金属导线102时的抗反射涂层。在保护层103与金属导线102的上则沉积有一HDPCVD氧化层104。HDPCVD氧化层是利用沉积-溅击的机制来达到高填沟能力。由于所沉积的氧化层在靠近间隙的部分比较容易被蚀刻而溅击填入间隙中，因而提高了填沟能力。HDPCVD制程的特征除了具有高度的填沟能力之外，还会在金属导线102的上方形成尖锐的隆起(sharp ridges)，从剖面图2看为三角形。

然而，相关的实验显示出：以这样的方式制作金属间介电层并不能完全杜绝孔洞的形成。如图2所示，HDPCVD氧化层104表面上尖锐的突起，会使得后续沉积在其上的牺牲氧化层105形成孔洞106。这种现象是主要因为HDPCVD氧化层104表面的突起会使得沉积在此处的氧化层阶梯覆盖程度变差。所形成的孔洞106将造成整个金属间介电层的完整度降低。

此外，后续所进行的平坦化步骤，如化学机械研磨，可能会将原本包覆在介电层中的孔洞106露出，导致研磨用的化学材料或聚合过的蚀刻副产物陷入孔洞106之中，而污染物一旦陷入孔洞106的中，便很难加以去除，这将会降低后续制程的优良率。

为了解决上述问题，现有技术中是将HDPCVD氧化层的厚度增加，随着HDPCvD氧化层沉积的厚度增加，HDPCVD氧化层的表面便会逐渐自行平坦，且的前的隆起部分将会逐渐消失。但不幸的是：HDPCvD氧化层的沉积速率非常慢，而且制程成本非常高。换句话说，这样的方式会严重牺牲产能并增加成本。

针对上述缺陷，本发明人提出本发明的一种制备无孔洞的金属间介电层的方法，其可解决传统技术的问题，但又不必牺牲产能与增加成本。

发明内容

本发明的主要目的是提供一种制备无孔洞的金属间介电层的方法，通过在沉积完HDPCVD氧化层后，进行一电浆处理程序以去除HDPCVD氧化层中尖锐的隆起部分，如此一来，后续沉积的牺牲介电层便可得到良好的阶梯覆盖率。达到提高元件的可靠度的目的。

本发明的第二目的是提供一种制备无孔洞的金属间介电层的方法，就是在不牺牲产能的前提下，提供一种制备无孔洞的金属间介电层的方法。