[发明专利]周边元件互连总线周期单步中断除错的方法及装置

权利要求书

1.一种PCI总线周期单步中断除错的方法，该方法包含下列步骤：

由总线主控器发出一要求信号(REQ#)，要求该总线周期的控制权；

在PCI判优器回应一信号应允(GNT#)认可前，将各个该总线周期的地址、数据、命令、位致能(BE#)等信号状态逐一锁存至特定的锁存阵列中；

在该PCI判优器回应该信号应允(GNT#)认可后，由该总线主控器发出一备妥信号(IRDY#)，并将该备妥信号(IRDY#)维持于低电位；

藉由一显示装置显示第一个该总线周期的该地址、该数据、该命令及该位致能(BE#)等信号；

藉由逐次按下一切换开关，依序显示锁存于该锁存阵列的后续各该总线周期的该地址、该数据、该命令及该位致能(BE#)等信号；及

当显示锁存于该锁存阵列的最后一个该总线周期的该地址、该数据、该命令及该位致能(BE#)等信号后，该切换开关再度被按下时，将该要求信号(REQ#)及备妥信号(IRDY#)拉为高，把控制权交还给PCI主机，结束该单步中断除错的步骤。

2.如权利要求1所述的PCI总线周期单步中断除错的方法，其中该锁存阵列还包含多个地址/命令锁存器及多个数据/BE#信号锁存器。

3.如权利要求2所述的PCI总线周期单步中断除错的方法，其中还包含多个地址/命令缓冲器存储该多个地址/命令锁存器的该地址/命令状态。

4.如权利要求2.所述的PCI总线周期单步中断除错的方法，其中还包含多个数据/BE#信号缓冲器存储该多个数据/BE#信号锁存器的该数据/BE#信号状态。

5.如权利要求1所述的PCI总线周期单步中断除错的方法，其中该切换开关还通过一弹跳抑制电路，以消除在开/关的转换时，所产生不被预期的弹跳现象。

6.一种PCI总线周期单步中断除错的装置，该装置包含：

一地址/命令锁存控制逻辑电路，用以产生该地址/命令控制信号，并通过一地址/命令锁存阵列锁存该地址/命令；

一地址/命令缓冲阵列，用以存储该地址/命令锁存阵列的该地址/命令状态；

一数据/位致能信号锁存控制逻辑电路，用以产生该数据/位致能信号控制信号，并通过一数据/位致能信号锁存阵列锁存该数据/位致能信号；

一数据/位致能信号缓冲阵列，用以存储该数据/位致能信号锁存阵列的该数据/位致能信号状态；

一切换开关，用以产生开/关转换的切换电路；

一第一计数器，是用以计算该总线周期数；

一第二计数器，是用以计算该切换开关的切换数；

一比较器，是用以比较该第一计数器的该总线周期数与该第二计数器的该切换数；及

一地址、数据、命令、位致能(BE#)缓冲控制逻辑电路，用以产生缓冲控制信号，分别将各该总线周期的该地址、该数据、该命令及该位致能(BE#)等信号状态，通过各自对应的该缓冲阵列逐次显示于显示器上。

7.如权利要求6所述的PCI总线周期单步中断除错的装置，其中该第一计数器是通过一周期数解码器来加以解码。

8.如权利要求6所述的PCI总线周期单步中断除错的装置，其中该切换开关还通过一弹跳抑制电路，以消除在开/关的转换时，所产生不被预期的弹跳现象。

9.如权利要求6所述的PCI总线周期单步中断除错的装置，其中还包含一要求信号(REQ#)产生逻辑电路，用以在检视该总线周期期间产生一主控器_REQ#信号。

10.如权利要求6所述的PCI总线周期单步中断除错的装置，其中还包含一备妥信号(IRDY#)产生逻辑电路，用以在总线主控器周期期间产生一主控器_IRDY#信号。