[发明专利]带无接点位线的闪速存储器单元及其制造方法

权利要求书

1.一种存储器单元阵列，包括：基片；多个存储单元，其中每个存储单元包括一个浮动栅和一个位于浮动栅之上并与之垂直对准的控制栅；成型在两者之间的基片上并被相邻单元中的浮动栅的第一边缘部分局部重叠的源极区；形成在相邻单元中浮动栅的第二边缘部分之间的基片中部的位线；以及跨越控制栅、浮动栅、位线和源极区的选择栅。

2.如权利要求1所述的存储器单元阵列，其中，浮动栅比控制栅宽，浮动栅的第一和第二边缘部分突出出控制栅边缘。

3.如权利要求2所述的存储器单元阵列，其中，浮动栅的横向突出的边缘部分是尖锐的圆弧形。

4.如权利要求1所述的存储器单元阵列，其中，选择栅有面对浮动栅横向边缘的侧壁，而浮动栅的边缘部分与选择栅侧壁之间形成电子贯穿通道。

5.如权利要求1所述的存储器单元阵列，其中，在浮动栅的第一边缘部分与源极区被第一边缘部分重叠的部分之间形成电子贯穿通道。

6.如权利要求1所述的存储器单元阵列，其中，位线位于浮动栅第二边缘部分之间的中部。

7.如权利要求6所述的存储器单元阵列，其中，位线位于选择栅下面，且用位线中的一根和选择栅形成两个选择栅晶体管。

8.如权利要求1所述的存储器单元阵列，其中，用于编程操作中电子注入的热载流子通道从选择栅与浮动栅之间的基片中的中间沟道区到浮动栅形成，在控制栅和浮动栅之间有高电压耦合。

9.如权利要求1所述的存储器单元阵列，包括，给未选用存储器单元的控制栅施加负电压以用于在编程和读出操作中将这些单元中的浮动栅晶体管截止的装置。    

10.一种存储单元，包括：浮动栅、控制栅、选择栅、源极区和位线之一，它们全部自对准。

11.一种存储器单元阵列的制造方法，包括以下步骤：在基片上为多个存储器单元中的每一个形成浮动栅，控制栅形成在每一个浮动栅上面并与之垂直对准，源极区形成在两者之间的基片上，并被相邻单元中的浮动栅的第一边缘部分局部重叠，位线形成在相邻单元中浮动栅的第二边缘部分之间的基片中部，跨过控制栅、浮动栅、位线和源极区形成选择栅。

12.如权利要求11所述的方法，其中，将浮动栅制作得比控制栅宽，浮动栅的第一和第二边缘部分横向突出出控制栅的边缘部分。

13.如权利要求12所述的方法，其中，浮动栅的横向突出的边缘部分被制成尖锐的圆弧形。

14.如权利要求11所述的方法，其中，选择栅形成有面向浮动栅的横向边缘的侧壁，而在浮动栅的边缘部分与选择栅的侧壁之间形成电子贯穿通道。

15.如权利要求11所述的方法，其中，在浮动栅的第一边缘部分与源区的被第一边缘部分重叠的部分之间形成电子贯穿通道。

16.如权利要求11所述的方法，其中，位线位于浮动栅的第二边缘部分之间的中部。

17.如权利要求16所述的方法，其中，位线位于选择栅下面，且用位线之一和选择栅形成两个选择栅晶体管。

18.如权利要求11所述的方法，其中，用于编程操作中电子注入的热载流子通道从选择栅与浮动栅之间的基片中的中间沟道区到浮动栅形成，在控制栅和浮动栅之间有高电压耦合。

19.如权利要求11所述的方法，包括，给未选用的存储器单元的控制栅施加负电压以在编程和读出操作中将这些单元中的浮动栅晶体管截止的步骤。