[发明专利]带无接点位线的闪速存储器单元及其制造方法

说明书

本发明总的涉及一种半导体装置，更具体地涉及一种带无接点位线的闪速存储单元。

可电编程的只读存储器(EPROM)广泛用作非易失存储器，即使电源断开它也能保持数据不变。然而，EPROM装置的主要缺点是它必须暴露在紫外光中约20分钟以擦除数据。这是极不方便的，是因为当需要改变数据时，必须把EPROM装置从它的插座中拔出再放到紫外光源下。

可电擦除的可编程只读存储器(EEPROM)克服了该缺点，并允许在一个短得多的时间周期内将数据电擦除，此时间通常少于两秒。但它仍然具有的缺点在于必须基于一个字节一个字节地擦除数据。

闪速EEPROM与EEPROM类似，其数据能较快地电擦除。但是，对闪速EEPROM，数据是按块擦除的，每块的大小范围通常在128个字节至64K字节间，而不是基于一个字节一个字节地擦除。

通常，有两种基本类型的非易失存储器单元结构：叠栅结构和分裂栅结构。叠栅存储器单元通常包括浮动栅和控制栅，控制栅位于浮动栅的正上方。分裂栅存储单元中，控制栅仍然位于浮动栅的上方，但它横向偏离了浮动栅。叠栅单元的制造工艺通常比分裂栅单元的制造工艺简单。但是，叠栅单元有过度擦除的问题，而分裂栅单元没有该问题。该问题一般通过擦除循环后由阈值电压保持在1.0-2.0伏的单元解决，而因此增加了电路设计的复杂程度。

尽管分裂栅存储单元没有过度擦除的问题，但是它通常包括一个被认为是选择栅的附加栅。这些单元通常在包含较复杂工艺步骤的双重或三重工艺中制造。此外，分裂栅单元通常比叠栅单元大。但是，由于在没有过度擦除的问题时分裂栅单元的电路设计比较简单是可能的，所以它得到了广泛使用，特别是在嵌入式非易失存储器应用中。

分裂栅存储单元一般通过以下形成，首先用一个光刻掩模确定浮动栅图形，之后，用另一光刻掩模确定控制栅(或选择栅)的图形。例如，见美国专利4,794,565、5,029,130和5,455,792。但是，该方法有实质上的局限和缺点。在确定浮动栅的光刻步骤中，浮动栅的角趋于变成圆弧状。而且，光刻步骤中会出现图形移位，造成浮动栅、有源区和控制(或选择)栅错对。而且在两个相邻存储器单元共享相同的源极区或漏极区的典型单元阵列布图中，渐增的错对会使一个单元比另一个单元更坏。某些情况下，错对的影响会坏到使阵列中的一些存储单元中的浮动栅或选择栅具有极短的沟道长度和/或可能出现刻穿的程度，其结果是，不能清楚识别存储器单元的逻辑状态。这就造成制造工艺的控制极其困难和/或迫使单元阵列布图做得很大，以给工艺偏差提供更大的公差。例如，在美国专利5,364,806中，存储器单元有两个浮动栅晶体管，它们共享横跨叠置的控制栅与浮动栅、选择栅沟道区和位线扩散区的同一选择栅，并被其分隔开。

存储单元通过迫使电子远离浮动栅迁移而擦除，所以它将荷正离子。这一般通过Fowler-Nordheim隧道效应来完成，其中厚度约为70-120埃的隧道氧化物形成于单晶硅基片与浮动栅之间。之后，隧道氧化物上施加较强的电场(大于10mV/cm)，电子从浮动栅向位于下面的源极、漏极或沟道区穿过隧道。该技术在叠栅单元和分裂栅单元中广泛使用，而且，在美国专利5,402,371、5,284,784、5,455,792和5,364,806中有更详细说明。

形成擦除通道的其它方式是在两层多晶硅(Poly-Si)层之间生长电介质膜作为隧道电介质。美国专利5,029,130公开了在浮动栅上形成锐利边缘以提高围绕其的局部电场，且擦除通道位于锐利边缘和控制栅之间。通过增加作为跨越或覆盖在浮动栅和控制栅上的擦除层的第三多晶硅层，在浮动栅侧壁和擦除层之间可以形成擦除通道。美国专利5,847,996和5,643,812公开了该技术。

通过迫使电子贯穿进浮动栅中，以使它变成荷负电，也可以使Fowler-Nordheim隧道效应用于编程存储单元。例如，美国专利5,402,371中给出了迫使电子从浮动栅之下的沟道区贯穿进入浮动栅的情形。该技术广泛用于叠栅单元以及分裂栅单元。