[发明专利]存储器控制技术

说明书

本发明涉及存储器控制器，并且特别涉及支持多个不同规范的随机存储器的存储器控制技术。

随着CPU速度的增加，增加了对高速动态RAM(DRAM)的需求，由此各种类型的DRAM已经得到发展并投入使用。众所周知类型的DRAM是同步DRAM(SDRAM)，它与外部时钟信号同步传输数据。在SDRAM中，用于读取操作和写入操作的数据传输时间，与外部时钟信号的上升沿同步。当前的信息、处理系统，如PC系统被典型地设计来使用SDRAM。

作为下一代的DRAM，已经考虑了用于个人计算机的Rumbus DRAM，和用于服务器的双数据速率(DDR)SDRAM。在DDR SDRAM中，用于读取操作和写入操作的数据传输时间，与时钟信号或数据选通信号的上升沿和下降沿同步。由于SDRAM采用时钟信号的上升沿，为SDRAM设计的存储器控制器不能应用于DDR SDRAM中。由此，需要在相同的系统内，同时对SDRAM和DDR SDRAM提供兼容性。

为了提供这样的兼容性，以单数据速率(SDR)模式和DDR模式选择操作的半导体存储器设备，已经在日本未经审查的专利申请第10-302465号中揭示。更特别地，半导体存储器设备提供有操作控制器，它根据外部调整信号，选择SDR模式与DDR模式之一。当选择SDR模式时，在相应于系统时钟信号一个边缘的时间产生脉冲。在选择DDR模式的情况下，在相应于系统时钟信号两个边缘的时间产生脉冲。

然而，传统的模式选择机构集成在半导体存储器设备内。由此，存储器生产步骤变得复杂，导致生产成本的增加。考虑存储器领域内技术创新的过程，有必要增强存储器控制器的多用途性能和可扩展性，来处理可能在将来发展的不同类型的存储器。

本发明的目的是提供存储器控制器和控制方法，具有多用途性能和增强的可扩展性，允许支持不同类型的存储器设备。

根据本发明，与存储器设备分离而被控制的存储器控制器，提供有支持不同类型存储器设备的功能。

根据本发明的一方面，用于控制与存储器设备进行数据通信的存储器控制器包括：时间调整器，用于根据时间控制信号，调整存储器设备与数据总线之间数据传输的时间；和模式控制器，用于根据从外部输入的模式选择信号，控制时间控制信号，来满足存储器设备的时间要求。

存储器控制器可以进一步包括电平调整器，用于根据存储器设备的类型，调整存储器设备与数据总线之间数据传输的电平。

根据本发明的另一方面，存储器控制器包括：第一缓存器，用于在时间控制信号的上升沿捕捉数据；第二缓存器，用于在时间控制信号的下降沿捕捉数据；和模式控制器，用于根据从外部输入的模式选择信号，控制时间控制信号，来满足存储器设备的时间要求。

模式控制器可以根据模式选择信号，选择时钟信号与数据选通信号之一，作为时间控制信号。在存储器设备是同步RAM(随机存取存储器)的情况下，模式控制器选择时钟信号，而将它作为时间控制信号提供给第一缓存器。在存储器设备是双数据速率(DDR)同步RAM的情况下，模式控制器选择数据选通信号，而将它作为时间控制信号提供给第一缓存器和第二缓存器。

存储器控制器可以进一步包括电平调整器，用于根据存储器设备的类型，调整存储器设备与数据总线之间数据传输的电平。

根据本发明的另一方面，通过总线连接处理器与存储器设备的接口设备包括：存储器控制器，用于控制与存储器设备的数据通信；时间调整器，用于根据时间控制信号，调整存储器设备与数据线之间数据传输的时间；和模式控制器，用于根据从外部输入的模式选择信号，控制时间控制信号，来满足存储器设备的时间要求。

根据本发明的又一方面，用于控制与存储器设备数据通信的控制方法，包括步骤：a)在时间控制信号的上升沿，将数据存储在第一缓存器中；b)在时间控制信号的下降沿，将数据存储在第二缓存器中；和c)根据从外部输入的模式选择信号，控制时间控制信号，来满足存储器设备的时间要求。

图1是示意图，显示了根据本发明的模式选择操作；

图2是方块图，显示了信息处理系统的例子，采用了根据本发明实施例的存储器控制器；

图3是方块图，显示了根据本实施例的存储器控制器的内部电路；

图4是方块图，显示了图3的存储器控制器中数据缓存器的内部电路；

图5A-5D是时间曲线，显示了本实施例中的DDR模式读取操作；

图6A-6C是时间曲线，显示了本实施例中的SDRAM模式读取操作；

图7A-7D是时间曲线，显示了本实施例中的DDR模式写入操作；而