[发明专利]半导体存储器

说明书

技术领域

本发明涉及一种半导体存储器，包括其栅电极隔着铁电层形成在半导体衬底上的场效应晶体管。

背景技术

近年来，很多半导体公司在为IC卡或笔记本电脑等研究、开发具有切断电源后记忆内容也不消失的非易失性特征，和操作性与DRAM(Ferroelectric RAM：以下，称它为FeRAM)高速的铁电存储器。

现已开发出来的FeRAM存储单元结构，主要为2晶体管2电容器结构(2T2C结构)或1晶体管1电容器结构(1T1C结构)。因此，当实现FeRAM微细化时，就需要使电容器结构为3维等的高度加工技术。很难使存储器微细化的这一问题不仅在制造FeRAM时存在，制造DRAM也会存在。它便是将来实现存储器的高密度化或大容量化时的一大障碍。

另一方面，作为FeRAM的其他电路方式，又开始研究一种使用了栅极绝缘层的一部分由铁电层构成的场效应型晶体管的半导体存储器(Ferroelectric FET型存储器：以下，称其为FeFET型存储器)。因FeFET型存储器仅由晶体管构成，故能避免上述微细加工上的问题。也就是说，FeFET型存储器既实现了已往的FeRAM所备有的非易失性以及高速动作性，又实现了高密度化，故可以说它具有作为一个半导体存储器所应具有的最理想的特性。

以下，参考图5，对已往的半导体存储器，更具体而言，FeFET型存储器的单元结构进行说明。

如图5所示，绝缘层104、浮置栅极105、铁电存储器106及栅电极107依次重叠在形成有源极区域102和漏极区域103的半导体衬底101上。因此时，一般浮置栅极105及栅电极107由金属构成，故简称具有图5所示的那样的结构的FeFET型存储器结构，取每层的第一个英语字母，为MFMIS结构(Metal(栅电极107)-Ferroelectric(铁电层106)-Metal(浮置栅极105)-Insulator(绝缘层104)-Substrate(半导体衬底101))。

另外，在具有图5所示的那样的结构的存储单元中，在栅电极107被施加电压(以下，称它为栅电压)后，铁电层106的两端就被施加了电压，而在铁电层106上发生极化。在源极区域102和漏极区域103之间的导电率，会因该极化的方向往上(栅电极107方向)还是往下(半导体衬底101方向)而不一样，故即使施加同样大小的栅极电压，在源极区域102和漏极区域103之间流的电流的大小也不相等，存储功能由此而生。

再说，该铁电层106的极化，停止施加栅极电压后也保持同一方向，故上述存储器功能还具有非易失性这一特征。

然而，在上述已往的FeFET型存储单元结构中，即使停止施加栅极电压，由于铁电层106的极化也会在浮置栅极105产生电位，这样，漏电流就会从浮置栅极105通过绝缘层104及铁电层106流向半导体衬底101及栅极电极107，结果是实际上存储在浮置栅极105内的电荷减少。

此时，使用氧化硅作绝缘层104的材料时，流过绝缘层104的漏电流和流过铁电层106的漏电流相比，其值实际上在能够忽视的范围内，铁电层106，在现在的情况下，还很难具有良好的漏泄特性。因此，在现有的FeFET型存储单元上，主要由于通过铁电层106流向栅电极107的漏电流，存储保持特性(以下，称其为保持特性)最长也只有十几天左右，根本没达到实用时所需的10年的保持特性。

发明内容

本发明就是为解决上述问题而钻研出来的，其目的为：想法抑制FeFET型存储器中从铁电层流向栅电极的漏电流，借此大幅度地改善保持特性。

为了达成上述目的，本发明所涉及的第1半导体存储器，是：隔着铁电层形成在半导体衬底上的场效应型晶体管构成为前提，在铁电层和栅电极之间形成有比铁电层对漏电流的绝缘性高的第1绝缘层。

依据第1半导体存储器，由于在铁电层和栅电极之间形成有比铁电层对漏电流的绝缘性高的第1绝缘层，而能大幅度地减少从铁电层流向栅电极的漏电流，故大幅度地能改善FeFET型存储器的保持特性。

在第1半导体存储器中，最好又备有形成在铁电层和半导体衬底之间、并比铁电层对漏电流的绝缘性高的第2绝缘层。

这样做，也能减少从铁电层流向半导体衬底的漏电流，故能进一步改善FeFET型存储器的保持特性。

在第1半导体存储器中，最好第1绝缘层至少包括含有锶及钽的氧化物层。