[发明专利]薄膜半导体器件与液晶显示单元及其制作方法

说明书

技术领域

本发明涉及到薄膜半导体器件与液晶显示单元及其制作方法。尤其是，本发明关系到集成在半导体薄膜上的薄膜晶体管的栅极互连结构与光屏蔽结构。

背景技术

在其上集成有薄膜晶体管与像素电极的半导体薄膜被广泛地用作驱动液晶显示单元的衬底。尤其是，装在投影仪液晶显示单元中的薄膜半导体器件，具有遮挡投影仪液晶源强光的光屏蔽结构是很重要的。图5表示这样的液晶显示单元的一个实例。如图所示，液晶显示单元用薄膜晶体管来驱动每个像素电极8。此薄膜晶体管典型地由高温多晶硅TFT构成；然而，也可由低温多晶硅TFT或非晶硅TFT构成。图中所示的液晶显示单元公开在，例如，日本专利公开Hei 2000-131716号中。如图所示，液晶显示单元包括带有作为像素晶体管的TFT7的衬底1(承载TFT的石英)和对衬底2，液晶3夹于衬底1和对衬底2之间。对衬底2带有对电极6。

参见图5，在衬底1的上层部分有像素电极8，下层部分带有TFT(薄膜晶体管，此处为顶栅结构)。TFT7用作驱动像素电极8的开关元件。TFT7具有由第一层多晶硅制成的半导体薄膜10作为有源层。在半导体薄膜10上经SiO₂制成的栅绝缘膜制作栅极G。栅极G由第二层多晶硅制成。在栅极的两边，TFT7具有源区S和漏区D。LDD区71和72分别制作在源区和漏区的端部。引出电极12A和12B分别与源区S和漏区D相连。每个引出电极12A和12B都是由铝基材料例如铝制成的。引出电极12A经接触孔SCN与TFT7的源区S电连接，引出电极12B经接触孔DCN与TFT7的漏区D电连接。

半导体薄膜10包含辅助电容(Cs)13。辅助电容(Cs)13是将构成栅绝缘膜11的例如SiO₂制成的介质膜置于构成TFT7的半导体薄膜10的第一层多晶硅与构成栅极G的半导体薄膜14的第二层多晶硅之间而成的。

光屏蔽层4M和4P制作在带有像素电极8的上层部分与带有TFT7的下层部分之间的中间层中。光屏蔽层4M和4P设在对着TFT7的对衬底2侧，即在受光侧，因此，称为“上部光屏蔽层”。这就是说，此处的上部光屏蔽层是由遮光屏蔽层(mask shield layer)4M和焊盘屏蔽层(pad shield layer)4P构成的。借助于上面的两个光屏蔽层(遮光屏蔽层4M和焊盘屏蔽层4P)以及与上部光屏蔽层重叠的引出电极12A和12B(此处每个都是由铝制成的)，整个像素区除了其开孔以外都被遮挡而免受来自对衬底2侧的光照。遮光屏蔽层4M和焊盘屏蔽层4P每个都是由导电材料制成的，例如，一种金属如钛。遮光屏蔽层4M沿像素的行方向(横向)为连续图形，它至少遮挡一部分外来的光。焊盘屏蔽层4P为对每个像素的分立图形，用作与像素电极8的接触。更具体地讲，像素电极8经接触孔PCN与焊盘屏蔽层4P相连。焊盘屏蔽层4P经接触孔JCN与引出电极12B相连。引出电极12B，如上所述，经接触孔DCN与TFT7的漏区D相连。由于设置了遮光屏蔽层4M和焊盘屏蔽层4P以及与屏蔽层4M和4P重叠的引出电极12A和12B，整个像素区除了其开孔以外都被遮挡而免受来自对衬底侧的光照。

另一方面，在像素晶体管部分与对衬底2相反的一侧制作有光屏蔽层5。这个光屏蔽层称为“下部光屏蔽层”。这样，至少遮挡了外面的光对像素晶体管7的源和漏区的端部以及在源和漏端部形成的LDD区71和72的照射。一般说来，下部光屏蔽层5由难熔金属的硅化物如硅化钨制成，厚200nm。

为满足当前对高亮度投影仪的强烈要求，已要求改进图5所示类型液晶板的透光性。与此同时，要求图5所示液晶板即使在投影仪光源的大量光照下也能保持高质量的图象。为使图5所示类型的液晶板满足这些市场要求，已采用方法(1)用增大像素的孔径率来改善透光性，以及方法(2)用增大辅助电容(Cs)面积来保持高质量的图象。然而，方法(1)和(2)实质上是互相矛盾的。即，如果增大辅助电容(Cs)，像素孔径率减小。同时采用方法(1)和(2)的原因是基于这样一个事实，即，像素的布局是有余量的。然而，液晶投影仪高清晰度的发展趋势，很难实现使像素的布局有这样的余量，因而在相关技术的像素结构基础上，不可能达到较高的像素孔径率。