[发明专利]浅沟槽隔离的形成方法

说明书

技术领域

本发明有关一种浅沟槽隔离(Shallow Trench Isolation)(STI)的制造方法，特别是有关于一种利用氮化硅蚀刻制程的浅沟槽隔离的形成方法。

背景技术

随着集成电路的密度不断地扩大，为使芯片(chip)面积保持一样甚至缩小，以持续降低电路的单位成本，唯一的办法就是不断地缩小电路设计规格(designrule)，以符合高科技产业未来发展的趋势。随着半导体技术的发展，集成电路的组件的尺寸已经缩减到深次微米的范围。当半导体连续缩减到深次微米的范围时，产生了一些在制程微缩上的问题。

浅沟槽隔离为一种制造半导体组件的隔离技术。参考图1A至图1D所示，显示一现有的浅沟槽隔离的制程剖面图，首先提供一半导体底材100。然后形成一垫氧层110于半导体底材100上，接着形成一氮化物层120于垫氧层110上。进行一光显影制程与一蚀刻制程以便于从氮化物层120通过垫氧层110直到半导体底材100中形成一沟槽130。之后，沉积一衬垫氧层(liner oxide layer)140于上述的氮化物层120与沟槽130的表面上。随后，沉积一隔绝氧化层150于衬垫氧层140上，且借助一化学机械研磨法(Chemical Mechanical Polishing)(CMP)加以研磨。其中上述的化学机械研磨法(CMP)可移除隔绝氧化层150与衬垫氧层140，直到曝露氮化物层120为止。最后，去除氮化物层120与衬垫氧层140以及隔绝氧化层150直到曝露半导体底材100上的垫氧层110为止。

集成电路的进展已经牵涉到组件几何学的规格缩小化。在深次微米的半导体技术中，为了降低组件所占有的空间则必须减小组件的尺寸。因此，现今为了减小组件的尺寸，而利用一氮化物蚀刻制程来形成一尺寸较小的浅沟槽隔离组件。然而，传统的蚀刻氮化物层120的制程将导致沟槽130结构产生尖角(corner-tipped)160，以致于浅沟槽隔离在组件尺寸缩小时造成高电场与预崩溃或是尖端放电的现象，如图1E所示。    

此外，若要形成不具尖角的浅沟槽隔离结构，在传统的氮化物层的蚀刻制程后，必须进行一长时间的高温热化制程以便于将尖角圆化。因此，旧有的制程难以在深次微米以下进行。尤其是浅沟槽隔离的形成方法变得更加复杂与耗时，且因此造成制程成本的增加。

鉴于上述的种种原因，我们更需要一种新的浅沟槽隔离的形成方法，以便于提升后续制程的生产率与优良率。

发明内容

本发明主要的目的在于提供一种沟槽的制造方法，以避免在沟槽结构的顶端形成尖角以及浅沟槽隔离在组件尺寸缩小时所造成的高电场与预崩溃或是尖端放电的现象，从而可适用于半导体组件的深次微米的技术中。

本发明的另一目的在于提供一种浅沟槽隔离的方法，以在后续制程中，以一执行时间较短的低温热化制程取代传统的执行时间较长的高温热化制程，从而降低传统制程的复杂度及其成本。

为实现上述目的，根据本发明一方面提供一种形成一具有弧状表面的开口的方法，其特点是，至少包含下列步骤：提供一半导体底材，所述半导体底材上具有一垫层于所述半导体底材上，与一介电层于所述垫层上；将一低聚合物气体当成一蚀刻剂进行一残余蚀刻制程以蚀刻所述介电层，且形成一开口于所述介电层中，并残余一所述介电层的凸状残留物于所述开口中的所述垫层上；与将所述凸状残留物当成一蚀刻面以及一中聚合物气体当成一蚀刻剂进行一顶部圆化制程以蚀刻所述凸状残留物与所述垫层以及所述半导体底材，且形成具有一弧状表面的所述开口于所述半导体底材上。

为实现上述目的，根据本发明另一方面提供一种形成一浅沟槽隔离的方法，其特点是，所述形成方法至少包含下列步骤：提供一半导体底材，其上具有一氧化物层；形成一氮化物层于所述氧化物层上；将一CF₄/HBr的聚合物气体当成一蚀刻剂进行一残余蚀刻制程以蚀刻所述氮化物层，且形成一开口于所述氮化物层中，并残余一所述氮化物层的残留物于所述开口中的所述氧化物层上；将所述残留物当成一蚀刻面进行一具有一蚀刻比约大于1的顶部圆化制程以蚀刻所述残留物与所述氧化物层以及所述半导体底材，且形成一具有两弧状侧壁与一弧状底部的凹槽于所述半导体底材上；蚀刻所述凹槽以形成一具有两圆角的浅沟槽于所述半导体底材中；与形成所述浅沟槽隔离。