[发明专利]形成浅沟渠隔离的方法

说明书

技术领域

本发明涉及一种形成浅沟渠隔离(Shallow Trench Isolation)的方法，特别涉及一种形成具有保护间隙壁浅沟渠隔离的方法。

背景技术

当集成电路的集成度不断地增加，半导体组件中主动区之间的隔离区的尺寸必须不断地缩小。传统的用于隔离主动区的区域氧化法(LOCOS)是以热氧化法形成场氧化层，而半导体组件中主动区之间有效的隔离长度则受限于以热氧化法形成的场氧化层，因此以热氧化法形成的场氧化层隔离区的隔离效果逐渐不敷所需。此外，传统的区域氧化法尚有源自于其制程本身的缺点，举例来说，硅底材上扩散层罩幕(Diffusion layer mask)的下主动区边缘的氧化造成场氧化层边缘具有一鸟嘴(Bird’s beak)的形状。

为了避免上述区域氧化法的缺点，一种利用沟渠的隔离技术被发展出来。大致上沟渠隔离的制程步骤包含蚀刻硅底材以形成一沟渠，以化学气相沉积法(CVD)沉积一氧化层以填满所述沟渠，及以化学机械研磨法(CMP)平坦化所述氧化层表面，再将主动区上方的氧化层移去。

根据上述的技术，硅底材被蚀刻至一预定的深度，并提供良好隔离效果。此外，场氧化层是以化学气相沉积法沉积，意味着相对于以热氧化法形成的场氧化层，在后续微影制程中形成的隔离区结构可维持一贯性。上述用于隔离组件的技术也就是著名的浅沟渠隔离(Shallow Trench Isolation)制程。

尽管如此，传统的浅沟渠隔离制程仍然有几项缺点。图1A显示一传统的浅沟渠隔离的剖面图。图1A中显示一底材100、一二氧化硅层102、一氮化硅层104与一线性氧化层(Linear Oxide)106。在以加热磷酸湿蚀刻制程以形成罩幕氮化硅层104时，蚀刻剂(Etchant)也会同时侵蚀底下邻近二氧化硅层102的底材100的多晶硅层或硅层。图中侵蚀点(Pitting)的形成严重破坏底材100的扩散区(Diffusion Region)或主动区(Active Region)的性质。在氮化硅层湿蚀刻移除后在缓冲多晶硅层中与在多晶硅层蚀刻后在底材中也有侵蚀点的形成。侵蚀点的形成可能源自于水、氨与硅在湿氧化制程中的化学反应。其反应机构发表于1993年以T.T.盛等人为作者的电子化学杂志第140卷第163页上的题为“由白带转变为黑带：借助电子显微镜传送对库依效应罩膜的直接观察”的论文(T.T.Sheng，et al.，in the paper″From White Ribbon to BlackBelt：A Direct Observation of the Kooi Effect Masking Film by TransmissionElectron Microscopy″，J.Electrochem.Soc.，vol.140，p.L.163，1993.)上。此反应机构造成底材的损坏并导致深次微米组件的优良率的下降。。为了解决上述的问题，现代半导体业界是以牺牲氧化层(Sacrificial Oxide Layer)来避免侵蚀点的问题，但这样做需额外的制程步骤与花费较多的时间。此外，由于氮化硅具有高达10⁹达因/厘米²(dyne/cm²)拉伸应力，因此氮化硅的使用将造成底材应力，使得必须使用额外的制程步骤如形成牺牲氧化层以移除受损的底材。

传统浅沟渠隔离的另一个问题源自于氧化物蚀刻制程，如图1B所示。此浅沟渠隔离是以传统制程包括氧化层填入、化学机械研磨与蚀刻等步骤。如图1B所示，浅沟渠隔离氧化层108的转角或绝缘角处产生令人困扰的沟槽，此沟槽可能引起电路导通使得浅沟渠隔离失效。这些沟槽的所以形成是因为转角或绝缘角处的蚀刻率总是较高的缘故。

有鉴于上述传统制程的缺点，因此有必要发展出一种可克服传统制程的缺点的浅沟渠隔离结构与制程。

发明内容

本发明的一目的是提供一种形成浅沟渠隔离的方法，其中未使用任何氮化硅层因此可预防Kooi效应及氮化硅造成的底材应力。

本发明的另一目的是提供一种浅沟渠隔离结构，此结构包含保护间隙壁以保护浅沟渠隔离的转角或绝缘角。

本发明的又一目的是提供一种可靠的浅沟渠隔离结构与形成方法，以确保组件主动区域之间的隔离品质。