[发明专利]半导体存储装置无效
申请号: | 01125194.8 | 申请日: | 2001-07-20 |
公开(公告)号: | CN1335645A | 公开(公告)日: | 2002-02-13 |
发明(设计)人: | 大岛成夫;渡边信夫 | 申请(专利权)人: | 株式会社东芝 |
主分类号: | H01L23/48 | 分类号: | H01L23/48;H01L27/10 |
代理公司: | 中国国际贸易促进委员会专利商标事务所 | 代理人: | 王永刚 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 存储 装置 | ||
1.一种半导体存储装置,包括:
存放于封装内的半导体芯片;
设置在所述半导体芯片上的n个(n为自然数)焊点;
设置在所述封装中、连接于所述n个焊点的n个管脚;和
切换数据的比特构成,以通过所述n个管脚中的m个(m是比n小的自然数)管脚来输入输出数据的切换电路。
2.根据权利要求1的装置,进一步包括:
将所述n个管脚和n个管脚相连接的键合引线。
3.根据权利要求1的装置,其特征在于:
所述各比特构成中的输入电容分别设定得基本相等。
4.根据权利要求3的装置,进一步包括:
连接于所述切换电路上的第1、第2焊点。
5.根据权利要求4的装置,进一步包括:
连接所述第1、第2焊点中至少一个和供给固定电位的管脚的键合引线。
6.根据权利要求3的装置,进一步包括:
连接于所述切换电路上的第1、第2熔丝锁存电路,所述第1、第2熔丝锁存电路分别具有熔丝和保持该熔丝状态的锁存器。
7.一种半导体存储装置,包括:
可设定不同比特构成的半导体芯片;
设置在所述半导体芯片上的多个焊点;
存放所述半导体芯片的封装;
符合所述半导体芯片的最大比特构成,连接于所述焊点上并设置在所述封装中的多个管脚;
设置在所述半导体芯片内、切换所述数据比特构成的切换电路。
8.根据权利要求7的装置,进一步包括:
连接于所述切换电路上的第1、第2焊点。
9.根据权利要求8的装置,进一步包括:
连接所述第1、第2焊点中至少一个和供给固定电位的管脚的键合引线,所述切换电路对应于供给所述第1、第2焊点上的电位,输出设定比特构成的设定控制信号。
10.根据权利要求7的装置,进一步包括:
连接于所述切换电路上的第1、第2熔丝锁存电路,所述第1、第2熔丝锁存电路分别具有熔丝和保持该熔丝状态的锁存器。
11.根据权利要求7的装置,进一步包括:
接收所述切换电路输出的设定控制信号、控制写入数据的输入的输入电路;和
接收所述切换电路输出的设定控制信号、控制读出数据的输出的输出电路。
12.根据权利要求7的装置,进一步包括:
接收所述设定控制信号、屏蔽数据的数据屏蔽输入电路。
13.一种半导体存储装置,包括:
存放于封装内的半导体芯片;
设置在所述半导体芯片上的n个(n为自然数)焊点;
设置在所述封装上的m个(m是比n小的自然数)管脚,所述m个管脚与所述n个焊点中的m个焊点相连接;和
切换数据的比特构成,以通过所述n个管脚中的m个管脚来输入输出数据的切换电路。
14.根据权利要求13的装置,进一步包括:
将所述m个管脚和m个焊点相连接的键合引线。
15.根据权利要求13的装置,其特征在于:
所述各比特构成中的输入电容分别设定得基本相等。
16.根据权利要求15的装置,进一步包括:
连接于所述切换电路上的第1、第2焊点。
17.根据权利要求16的装置,进一步包括:
连接所述第1、第2焊点中至少一个和供给固定电位的管脚的键合引线,所述切换电路对应于供给所述第1、第2焊点上的电位,输出设定比特构成的设定控制信号。
18.根据权利要求14的装置,进一步包括:
连接于所述切换电路上的第1、第2熔丝锁存电路,所述第1、第2熔丝锁存电路分别具有熔丝和保持该熔丝状态的锁存器。
19.根据权利要求17的装置,进一步包括:
接收所述切换电路输出的设定控制信号、控制写入数据的输入的输入电路;和
接收所述切换电路输出的设定控制信号、控制读出数据的输出的输出电路。
20.根据权利要求17的装置,进一步包括:
接收所述设定控制信号、屏蔽数据的数据屏蔽输入电路。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝,未经株式会社东芝许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/01125194.8/1.html,转载请声明来源钻瓜专利网。