[发明专利]具有数据掩蔽引脚的半导体存储装置及包括该装置的存储系统

权利要求书

1.一种与系统时钟信号同步工作并且响应于一时间选通信号而输出和输入数据的半导体存储装置，该半导体存储装置包括在写入期间接收用于掩蔽输入数据的数据掩蔽信号的数据掩蔽引脚，其中在读取期间通过该数据掩蔽引脚输出与数据选通信号相同的信号。

2.如权利要求1的半导体存储装置，其中半导体存储装置与系统时钟信号的上升沿和下降沿同步工作。

3.如权利要求1的半导体存储装置，还包括：

用于缓冲通过数据掩蔽引脚所接收的数据掩蔽信号并且将其输出到一内部电路的数据掩蔽信号输入缓冲器；和

用于缓冲内部产生的内部数据选通信号并且将其输出到数据掩蔽引脚的辅助数据选通信号输出缓冲器。

4.如权利要求3的半导体存储装置，还包括一可以外部控制的模式寄存器，其中辅助数据选通信号输出缓冲器由该模式寄存器的一输出信号所控制。

5.一种存储系统，包括：

与一系统时钟信号同步工作并且响应于一个或多个数据选通信号中的每一个信号而输出和输入数据的至少一个第一存储模块；

与该系统时钟信号同步工作并且响应于每个数据选通信号中而输出和输入数据的至少一个第二存储模块；和

用于控制第一和第二存储模块并且与第一和第二存储模块一起传送和接收数据的存储控制器，

其中第一存储模块的结构不同于第二存储模块的结构。

6.如权利要求5的存储系统，其中的第一和第二存储模块与系统时钟信号的上升沿和下降沿同步工作。

7.如权利要求5的存储系统，其中第一存储模块的结构是×4结构，而第二存储模块的结构是×8结构。

8.如权利要求5的存储系统，其中第一存储模块的结构是×4结构，而第二存储模块的结构是×16结构。

9.如权利要求5的存储系统，其中第一存储模块的结构是×4结构，而第二存储模块的结构是×32结构。

10.如权利要求5的存储系统，其中包括在第二存储模块中的每一半导体存储模块包括在写入期间接收来自存储控制器的用于掩蔽输入数据的数据掩蔽信号的数据掩蔽引脚，并且在读取期间通过该数据掩蔽引脚输出与数据选通信号相同的信号。

11.如权利要求10的存储系统，其中该数据掩蔽引脚连接到用于传送该数据选通信号的数据选通线。

12.如权利要求10的存储系统，其中每一个半导体存储装置还包括：

用于缓冲通过数据掩蔽引脚接收的数据掩蔽信号并且将其输出到一内部电路的数据掩蔽信号输入缓冲器；和

用于缓冲内部产生的内部数据产生的选通信号并且将其输出到数据掩蔽引脚的辅助数据选通信号输出缓冲器。

13.如权利要求10的存储系统，其中每一个半导体存储装置还包括一可以外部控制的模式寄存器，并且辅助数据选通信号输出缓冲器由该模式寄存器的一输出信号控制。