[发明专利]陶瓷叠层器件

权利要求书

1.一种陶瓷叠层器件，其特征在于：

是由具有通过层间通路孔实现电气连接的多层配线图形的第1陶瓷体、具有通过层间通路孔实现电气连接的多层配线图形的第2陶瓷体、在上述第1和第2陶瓷体之间夹持的热硬化性树脂片组成；

所述热硬化性树脂片上具有填入了导电性树脂的穿通孔以使所述第1陶瓷体的每个所述多层配线图形与所述第2陶瓷体的每个所述多层配线相互实现电气连接。

2.根据权利要求1所述的陶瓷叠层器件，其特征在于：所述陶瓷体是叠层一体烧结成的低温烧结陶瓷体。

3.根据权利要求1所述的陶瓷叠层器件，其特征在于：所述第1和第2陶瓷体与所述热硬化性树脂片通过热硬化形成一体。

4.根据权利要求1所述的陶瓷叠层器件，其特征在于：所述第1和第2陶瓷体的相对介电常数互不相同。

5.根据权利要求1所述的陶瓷叠层器件，其特征在于：增加了具有通过层间通路孔实现电气连接的多层配线图形的第3陶瓷体，以及在第2和第3陶瓷体之间夹持的热硬化性树脂片；所述第1陶瓷体的相对介电常数小于10，所述第2陶瓷体的相对介电常数大于10，所述第3陶瓷体的相对介电常数小于10。

6.根据权利要求5所述的陶瓷叠层器件，其特征在于：所述第1和第3陶瓷体的实际厚度相同，所述第2陶瓷体的厚度大于所述第1和第3陶瓷体。

7.根据权利要求1所述的陶瓷叠层器件，其特征在于：所述各陶瓷体的厚度互不相同。

8.根据权利要求1所述的陶瓷叠层器件，其特征在于：所述第2陶瓷体的与其他陶瓷体背向的面上设有插装栅列接点电极。

9.根据权利要求8所述的陶瓷叠层器件，其特征在于：所述第2陶瓷体与所述插装栅列接点电极之间夹持有热硬化性树脂片。

10.根据权利要求1所述的陶瓷叠层器件，其特征在于：半导体裸芯片和电极部与气密封装的SAW滤波器在电极部相向配置状态下安装在所述第1陶瓷体的与所述第2陶瓷体背向的面内，上部涂有密封树脂。

11.根据权利要求1所述的陶瓷叠层器件，其特征在于：所述第1陶瓷体为上方带有凹部的空腔型陶瓷体；半导体裸芯片和SAW滤波器在电极部相向配置状态下安装在所述第1陶瓷体的所述凹部的底面，上部涂有密封树脂。

12.根据权利要求1所述的陶瓷叠层器件，其特征在于：所述第1陶瓷体是带有开孔部的陶瓷；半导体裸芯片和SAW滤波器在电极部相向配置状态下安装在组成所述第1陶瓷体的所述开孔部底面的所述热硬化性树脂片面内，上部涂有密封树脂。

13.根据权利要求12所述的陶瓷叠层器件，其特征在于：所述第1陶瓷体的相对介电常数小于10，所述第2陶瓷体的相对介电常数大于10。

14.根据权利要求10所述的陶瓷叠层器件，其特征在于：所述半导体裸芯片中包括有在UHF频带以上的频率工作的半导体裸芯片。

15.根据权利要求10所述的陶瓷叠层器件，其特征在于：所述半导体裸芯片中包括有PIN二极管。

16.根据权利要求10所述的陶瓷叠层器件，其特征在于：所述SAW滤波器中有非平衡输入平衡输出的接点结构。

17.一种陶瓷叠层器件，其特征在于：

具有通过层间通路孔实现电气连接的多层配线图形的第1陶瓷体和具有通过层间通路孔实现电气连接的多层配线图形的第2陶瓷体依次叠层；

半导体裸芯片和电极部与气密封装的SAW滤波器在电极部相向配置状态下安装在所述第1陶瓷体的与所述第2陶瓷体背向的面内，上部涂有密封树脂；

所述第2陶瓷体的与所述第1陶瓷体背向的面内设有插装栅列接点电极。

18.根据权利要求17所述的陶瓷叠层器件，其特征在于：所述第1和第2陶瓷体的相对介电常数互不相同。

19.根据权利要求17所述的陶瓷叠层器件，其特征在于：所述第1陶瓷体是上方带有凹部的空腔型陶瓷体；

所述半导体裸芯片和SAW滤波器在电极部与所述凹部的底面相向配置状态下安装在所述第1陶瓷体上，上部涂有密封树脂。