[发明专利]半导体器件及其制造方法无效

专利信息
申请号: 01133032.5 申请日: 2001-09-14
公开(公告)号: CN1347159A 公开(公告)日: 2002-05-01
发明(设计)人: 松尾浩司 申请(专利权)人: 株式会社东芝
主分类号: H01L29/772 分类号: H01L29/772;H01L27/092;H01L21/28;H01L21/336
代理公司: 中国国际贸易促进委员会专利商标事务所 代理人: 杜日新
地址: 日本神*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 半导体器件 及其 制造 方法
【权利要求书】:

1.一种半导体器件,在半导体衬底上的绝缘膜中形成的窗口部分内,介以栅绝缘膜分别形成N型MIS晶体管和P型MIS晶体管的栅电极,其特征是

上述N型MIS晶体管的栅电极具备接连上述栅绝缘膜,费米能级位于上述半导体衬底带隙大约中央靠近导带一侧的第1金属含有膜,和形成于该第1金属含有膜上,电阻比第1金属含有膜低的第2金属含有膜;

上述P型MIS晶体管的栅电极具备接连上述栅绝缘膜,费米能级位于上述半导体衬底带隙大约中央靠近价带一侧的导电性涂布膜,和形成于该导电性涂布膜上,电阻比导电性涂布膜低的第2金属含有膜;以及

上述导电性涂布膜只形成于上述窗口部分的底面上,而且不在第2金属含有膜的侧面形成该导电性涂布膜。

2.根据权利要求1所述半导体器件,其特征是上述第1金属含有膜是铪氮化物膜、锆氮化物膜、钛氮化物膜中的任一种膜。

3.根据权利要求1所述半导体器件,其特征是上述导电性涂布膜是含碳的膜。

4.一种半导体器件的制造方法,在半导体衬底上的绝缘膜中形成的窗口部分内,介以栅绝缘膜分别形成N型MIS晶体管和P型MIS晶体管的栅电极,其特征是形成上述栅电极的步骤包括:

在N型MIS晶体管用的第1栅极形成区域和P型MIS晶体管用的第2栅极形成区域的双方区域的窗口部分内形成的绝缘膜上,形成费米能级位于上述半导体衬底带隙大约中央靠近导带一侧的第1金属含有膜的步骤;

除去第2栅极形成区域中所形成的第1金属含有膜的步骤;

只在第1和第2栅极形成区域的窗口部分底面,选择性形成费米能级位于上述半导体衬底带隙大约中央偏向价电子带一侧的导电性涂布膜的步骤;以及

在第1和第2栅极形成区域的导电性涂布膜上,通过形成电阻比第1金属含有膜和导电性涂布膜低的第2金属含有膜,埋入第1和第2栅极形成区域的双方区域窗口部分的步骤。

5.根据权利要求4所述半导体器件的制造方法,其特征是上述导电性涂布膜的形成包括:

在第1栅极形成区域的第1金属含有膜上和第2栅极形成区域的栅绝缘膜上,以埋入上述窗口部分的方式,形成表面大致平坦的绝缘性涂布膜的步骤;

选择性蚀刻上述涂布膜,虽残留上述涂布膜但再次使上述窗口部分露出的步骤;

对上述涂布膜进行规定处理,使上述涂布膜成为导电性的步骤。

6.根据权利要求5所述半导体器件的制造方法,其特征是上述涂布膜由含有碳的有机物构成,

在上述规定的处理中,对上述涂布膜进行热处理、或激光退火、或电子照射。

7.根据权利要求5所述半导体器件的制造方法,其特征是上述涂布膜由苯环串行联结的有机物构成,

在上述规定的处理中,对上述涂布膜导入碘。

8.根据权利要求4所述半导体器件的制造方法,其特征是上述导电性涂布膜的形成包括:

在第1栅极形成区域的第1金属含有膜上和第2栅极形成区域的栅绝缘膜上,以埋入上述窗口部分的方式,形成表面大致平坦的导电性涂布膜的步骤,及

选择性蚀刻上述涂布膜,虽残留上述涂布膜但再次使上述窗口部分露出的步骤。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝,未经株式会社东芝许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/01133032.5/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top