[发明专利]用于扫频和固定频率系统中的宽跟踪范围、自动测距和低抖动锁相环路

权利要求书

1.一种宽跟踪范围锁相环路(PLL)，包括：

    锁定搜索控制逻辑电路，包括一个可编程窗口鉴频器，可

编程窗口鉴频器用于预置频率窗口的上下频率限制，以得到一

个可编程的频率范围，其中信号被锁定以便从引入数据流中获

取数据，还包括一个与所述鉴频器相连的平衡代码检波电路，

用于在所述数据流中消除谐波。

2.根据权利要求1所述的PLL环路，还包括一个用于为所述鉴

频器提供输入参考信号的参考时钟。

3.根据权利要求2所述的PLL环路，其中，所述参考时钟从外

部固定时钟和外部动态时钟中选择。

4.根据权利要求3所述的PLL环路，其中，所述外部固定时钟

是一个石英参考时钟。

5.根据权利要求3所述的PLL环路，其中，所述外部动态时钟

是一个直接数字化同步时钟。

6.根据权利要求2所述的PLL环路，还包括一个用于产生本机

时钟信号的本机振荡器，其中，将所述本机时钟信号用作反馈

信号。

7.根据权利要求6所述的PLL环路，其中，所述本机振荡器从

电压控制振荡器、电压控制石英振荡器和电压控制多谐振荡器

中选择。

8.根据权利要求6所述的PLL环路，还包括一个与所述本机振

荡器相连的2分振荡器，用于产生一个具有50％占空比的低

抖动恢复时钟。

9.根据权利要求6所述的PLL环路，还包括一个同步调制解码

电路，其输入来自所述本机振荡器和所述数据流，用于将来自

数据流中的重新计时的数字输入数据解调并恢复。

10.根据权利要求6所述的PLL环路，其中，所述鉴频器包括一

个高频阈值计数器和一个低频阈值计数器，用以建立所述本机

时钟信号周围的阈值设置，其中每个所述高频阈值计数器和低

频阈值计数器按照独立的预置除数划分恢复参考时钟信号。

11.根据权利要求10所述的PLL环路，其中，所述鉴频器还包括

一个参考时钟频率计数器，按照预置除数划分所述本机时钟信

号，以生成参考时钟信号。

12.根据权利要求11所述的PLL环路，其中，所述鉴频器包括至

少一个频率相位比较器，其输入来自所述高频阈值计数器和低

频阈值计数器之一，所述比较器至少建立不引起发生所述参考

时钟信号捕捉的最小频率和最大频率之一。

13.根据权利要求6所述的PLL环路，还包括与所述参考时钟相

连的频率相位比较器，用以产生对所述输入参考信号的锁定。

14.根据权利要求13所述的PLL环路，还包括一个与所述锁定搜

索控制逻辑电路现连的自适应相位比较器，其中当所述输入参

考信号和所述本机时钟信号之间锁定有效时，所述相位比较器

确定所述输入参考信号和所述本机时钟信号之间的相位差，并

产生一个与此相位差相对应的相位错误信号。

15.根据权利要求14所述的PLL环路，还包括一个与所述自适应

相位比较器和所述频率相位比较器相连的微分环路滤波器，它

产生一个输出到所述本机振荡器的电压控制信号，其中所述电

压控制信号和所述相位错误信号相对应。

16.根据权利要求15所述的PLL环路，其中，所述微分环路滤波

器将所述电压控制信号传输给所述本机振荡器。

17.根据权利要求15所述的PLL环路，还包括一个短途传输媒介，

它为传输者提供了一个将引入数据流从传输源传输至所述

PLL环路的通道。

18.根据权利要求17所述的PLL环路，其中，短途传输媒介从同

轴和双绞电缆和线路中的短途电缆长度中选择。