[发明专利]非易失半导体存储装置有效
申请号: | 01137244.3 | 申请日: | 2001-09-20 |
公开(公告)号: | CN1346130A | 公开(公告)日: | 2002-04-24 |
发明(设计)人: | 柴田升;田中智晴 | 申请(专利权)人: | 株式会社东芝 |
主分类号: | G11C11/34 | 分类号: | G11C11/34;G11C16/00;H01L27/10 |
代理公司: | 中国国际贸易促进委员会专利商标事务所 | 代理人: | 罗亚川 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 非易失 半导体 存储 装置 | ||
1、一种半导体存储装置,其特征是包含:
具有第1、第2存储区域的存储单元阵列,上述第1存储区域(blk)具有由地址信号选择的多个存储元件,上述第2存储区域(blkRD)具有由控制信号选择的多个存储元件;
具有熔丝元件的控制电路(15),上述控制电路在切断上述熔丝元件时,禁止相对于上述第2存储区域的写入和擦除的至少其中之一。
2、权利要求1记载的装置,其特征是还包含:
替换上述第1存储区域内不良存储元件的第3存储区域。
3、权利要求2记载的装置,其特征是,
上述控制电路将上述第3存储区域作为上述第2存储区域予以控制。
4、权利要求3记载的装置,其特征是,
上述第2存储区域存储保密信息。
5、权利要求1记载的装置,其特征是还包含:
选择上述第2存储区域的选择电路(20),上述选择电路在汇总程序和汇总擦除时,将上述第2存储区域作为非选择。
6、一种半导体存储装置,其特征是包含:
具有第1、第2存储区域的存储单元阵列,上述第1存储区域具有由地址信号选择的多个存储元件,上述第2存储区域具有由控制信号选择的多个存储元件;
分别与上述第1、第2存储区域对应设置的选择电路(6、6a),上述各选择电路具有熔丝元件(109),根据地址信号选择上述第1或第2存储区域;
在上述熔丝元件并联连接的开关元件(108),上述开关元件在上述熔丝元件被切断的状态下,根据控制信号导通,将上述选择电路设定在可能选择。
7、权利要求6记载的装置,其特征是还包含:
替换上述第1存储区域内不良存储元件的第3存储区域。
8、权利要求7记载的装置,其特征是,
上述控制电路将上述第3存储区域作为上述第2存储区域予以控制。
9、权利要求8记载的装置,其特征是,
上述第2存储区域存储保密信息。
10、权利要求6记载的装置,其特征是还包含:
选择上述第2存储区域的选择电路(20),上述选择电路在汇总程序和汇总擦除时,将上述第2存储区域作为非选择。
11、权利要求6记载的装置,其特征是还包含:
检出上述熔丝元件(109)状态的检出电路(6b)。
12、一种半导体存储装置,其特征是包含:
具有多个存储元件的多个块;
与上述各块对应设置的存储电路(109),上述存储电路存储第1逻辑电平或第2逻辑电平的数据;
检出上述存储电路的存储状态的检出电路(6b);
从上述各块的存储元件读出数据的读出电路,上述读出电路在通过上述检出电路检述存储电路存储上述第1逻辑电平时,输出上述块内存储元件的数据,在检出上述存储电路存储上述第2逻辑电平时,输出不取决于上述块内存储元件的数据的一定值。
13、权利要求12记载的装置,其特征是还包含:
上述存储电路,在对应的上述块有不良时,存储上述第2逻辑电平的数据。
14、权利要求12记载的装置,其特征是,
上述存储电路是熔丝元件和EEPROM单元的其中之一。
15、种半导体存储装置,其特征是包含:
具有多个存储元件的第1存储区域(512列),上述第1存储区域存储从外部输入的数据;
发生差错订正代码的差错订正代码发生电路(8);
与从上述外部输入的数据相对应,存储由上述差错订正代码发生电路发生的差错订正代码的第2存储区域(ECC代码区域),上述第2存储区域在上述差错订正代码发生电路非激活时,用于替换上述第1存储区域内的不良存储元件。
16、权利要求15记载的装置,其特征是还包含:
将上述差错订正代码发生电路设定在激活和非激活其中之一的控制部(15)。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝,未经株式会社东芝许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/01137244.3/1.html,转载请声明来源钻瓜专利网。