[发明专利]半导体芯片设计方法

说明书

                        技术领域

本发明一般涉及在半导体芯片上的计算机辅助电路布局(placement)，具体地涉及用于混合电源电压结构(design)的电压岛(voltage island)的并行逻辑和物理结构。

                        背景技术

数字电路的转换功率随着电源电压的平方增加而增加。这样，为减小电路功耗要求减小该电压。然而，减小电源电压也会降低电路性能。因此，要求在同一芯片上合并由较高电源电压驱动的电路和由较低电源电压驱动的电路(以下分别称为高和低压电路)。在需要实现所需电路性能的地方使用高压电路，在别处使用低压电路。

当高和低压电路通过这种方式合并在一个半导体芯片上时，要求将低压电路一起物理组合到低压岛，和分开地将高压电路一起组合到高压岛。这是优选的方案，因为高和低压电源分布在独立的分配网络上，并且通过将电路分组成岛，只有两个电源中之一需要分布在每个岛内。这就减小了为分配两个电源所要求的额外的布线资源的量，由此留下更多布线资源用于信号布线。主要优点是，这容许半导体芯片更小和/或需要更少的布线平面。

当高和低压电路合并在一个芯片上时，必须注意驱动从一个类型的电路到另一个类型电路的信号的网络(net)。通常，高压电路可直接驱动低压电路而无须特别插入电路，但是馈送高压电路的低压电路必须通过特定电平移位电路来驱动它们。这种电路增加了网络的面积、功率和延迟。因此，需要使它们的使用最小化。在很多种电路中，高压锁存电路可以用做电平移位器而不需要增加成本。因此，如果选择低压电路以使它们直接馈送给锁存电路，则可减少所需电平移位器的数量。通常是通过将紧密连接的电路组赋予高或低电压来减少所需电平移位器的数量。

总之，通常将高压电路放在高压岛上和将低压电路放在低压岛上可减少使用的电平移位器的数量。这也减少了高和低压电源必须经历的位置数量，由此减少了功率分配成本。然而，这些岛对好的逻辑布局并无好处。例如，信号必须运行很长的距离才能到达高压岛，然后从高压岛返回使用该信号的电路。这实际上降低了性能而不是提高了性能。这样，应该是很好的布局却变成了很差的布局。

构成高和低压电路的另一种方法是逻辑簇集(logical clustering)。在逻辑簇集中，高和低压电路不被设计在以连通性为基础的电压岛中。将电路中要求较快的元件变为较高电压，而较慢的、非关键(non-critical)元件变为较低电压。这就解决了由高和低压岛簇集引起的布局的问题，而数据的路径没有移动。然而，必须到处分配不同的电源和逻辑簇集会大大增加电平移位器的数量。

这样，就需要限制电源路线和电平移位器的数量，并容许关键(critical)数据路径来满足定时要求。

                        发明内容

通过提供电压岛的逻辑和物理结构，本发明的优选实施例解决了这些问题。本发明的优选实施例合并了物理和逻辑合成以提供较少的电平移位器和较少的电源路线，但是仍然满足定时和其它要求。此外，通过对电压岛结构使用重复处理(iterative process)，使电源使用最小化，同时，特别是满足了速率限制。

在本发明的一个方案中，半导体芯片结构(chip design)被分割成多个仓室(bin)，它们是设计的区域。通过这种方式，半导体芯片结构被切割成各个区域，然后给这些区域加上各种电压电平。每个仓室可以被看作是一个电压岛。可给各个仓室增加设计中的电路或从各仓室去掉这些电路，由此提高或降低电路的速率和功率：如果电路置于被加上较高电压的仓室中，则速率和功率提高，如果电路放置到具有低电压的仓室中，则速率和功率降低。仓室的尺寸和位置也可以改变。通过重复这些步骤，可满足最佳功耗，同时仍然满足速率约束和其它标准。

这样，本发明不是只将电路加到电压岛上，或只确定哪些电路需要较高的电压并将这些电路变为较高电压电平，而是合并这两个原理。本发明使用电压岛的物理和逻辑结构，以便符合预定标准。

将半导体芯片结构分割成大量仓室只是在设计中安置电路的一种方法。本发明可适用于任何布局环境，即通过连续精心改进设计中的电路位置和为了改变逻辑布局而中断布局工艺来适应任何布局环境。

从下面结合附图对本发明优选实施例的更详细的说明使本发明的前述和其它特点更明显。

                       附图说明

图1是根据本发明的最佳实施例提供电压岛的逻辑和物理结构的最佳方法；