[发明专利]半导体器件

权利要求书

1.一种半导体器件，具备：

具有第1和第2主面的第1导电类型的半导体衬底；

被形成为距上述半导体衬底的上述第1主面具有规定深度DT的多个器件隔离区域，上述多个器件隔离区域构成为在多个沟槽的内部形成有绝缘物；

在上述多个器件隔离区域之间形成的宽度为WP平面形状为网格状的横方向3层柱状物，上述3层柱状物，由在其深度方向上分别接连到上述多个器件隔离区域内相邻的2个上的第1导电类型的第1和第2柱状物层，和在上述第1和第2柱状物层之间形成的第2导电类型的第3柱状物层构成，上述3层柱状物的上述宽度WP和上述器件隔离区域的深度DT，具有3.75≤DT/WP≤60的关系；

在上述第2导电类型的上述第3柱状物层的上表面上形成的第2导电类型的基极区域；

在上述基极区域的上表面上选择性地形成的第1导电类型的源极区域；

在上述源极区域和上述第1或第2柱状物层的上表面之间的上述基极区域上边与之绝缘地形成的栅极电极；

在上述半导体衬底的上述第2主面上形成，接连到上述3层柱状物的下表面上的第1导电类型的漏极层。

2.根据权利要求1所述的半导体器件，其特征在于：上述3层柱状物被形成为在从上述多个沟槽侧壁向上述半导体衬底离子注入进了第1导电类型杂质和第2导电类型杂质后进行热扩散，上述第1导电类型杂质形成的上述第1和第2柱状物层把用上述第2导电类型杂质形成的上述第3柱状物层夹在中间。

3.根据权利要求2所述的半导体器件，其特征在于：上述半导体衬底是在上表面上具有N^-外延层的N⁺型半导体衬底，上述第1和第2柱状物层的上述第1导电类型杂质是砷，上述第3柱状物层的上述第2导电类型杂质是硼。

4.根据权利要求1所述的半导体器件，其特征在于：上述多个器件隔离区域，其平面图形被构成为矩形，而且，包括被排列成行列状的部分；

上述3层柱状物的上述网格状的平面图形的网格交叉部分是交叉角度为90度的十字形。

5.根据权利要求1所述的半导体器件，其特征在于：上述多个器件隔离区域其平面图形被构成为矩形，而且在多个列上边以恒定的节距排列，上述多个列的上述节距都被排列为使得每一列都交互地进行偏移，

上述3层柱状物其平面图形被形成为以T字形进行交叉的网格状，上述T字形的交叉部分的交叉角度为90度。

6.根据权利要求1所述的半导体器件，其特征在于：上述多个器件隔离区域其平面图形被构成为六角形，

上述3层柱状物的上述网格状的平面图形的交叉部分为交叉角度是120度的Y字形。

7.根据权利要求1所述的半导体器件，其特征在于：上述多个器件隔离区域中间存在着SiO₂膜或Si₃N₄膜地将多晶硅埋入到上述多个沟槽的内壁上。

8.一种半导体器件，具备：

具有第1和第2主面的第1导电类型的半导体衬底；

被形成为距上述半导体衬底的上述第1主面具有规定深度DT的多个器件隔离区域，上述多个器件隔离区域构成为在多个沟槽内部形成绝缘物；

在上述多个器件隔离区域之间形成的宽度为WP平面形状为网格状，使得具有最小开口宽度WT_min的多个开口的横方向3层柱状物，上述3层柱状物，由在其深度方向上分别接连到上述多个器件隔离区域内相邻的2个上的第1导电类型的第1和第2柱状物层，和在上述第1和第2柱状物层之间形成的第2导电类型的第3柱状物层构成，上述3层柱状物的上述开口宽度WT_min和上述器件隔离区域的深度DT，具有5.5≤DT/WT_min≤14.3的关系；

在上述第2导电类型的上述第3柱状物层的上表面上形成的第2导电类型的基极区域；

在上述基极区域的上表面上选择性地形成的第1导电类型的源极区域；

在上述源极区域和上述第1或第2柱状物层的上表面之间的上述基极区域上边与之绝缘地形成的栅极电极；

在上述半导体衬底的上述第2主面上形成，接连到上述3层柱状物的下表面上的第1导电类型的漏极层。