[发明专利]混相器以及利用该混相器的多相发生器

说明书

                         技术领域

本发明涉及混相器(phase blender)和利用该混相器的多相发生器(multi-phase generator)，尤其涉及利用存在相位差的输入电压，生成与中间相位相对应的输出电压的混相器，和利用混相器生成具有任意相位差的输出电压的多相发生器。本申请是基于韩国专利申请第2001-8033号的，将它列在这里以供参考。

                         背景技术

为了利用混相模式实现作为时钟发生器的锁相环(PLL)或延迟锁定环(DLL)，要求输入每一个都带有延迟不同量的各种各样相位的信号，或者说，要求能输出相位差比两个输入信号的相位差小的各种信号的混相器，以及利用这样的混相器的多相发生器。

根据存在延迟差的两个输入信号控制输出信号的延迟量被称为“延迟混合(delay mixing)”或“延迟内插(delay interpolation)”，实际的输出信号另外还延迟了整个系统的群延迟那么多。为了获得这样的特性，可以通过控制两个信号的电流源的比率，并附加受控制的比率，生成输出信号，并且可以利用反相器使两个延迟信号碰头(colliding)，获得细抽头(fine-tap)(相关文件：B.W.Garlepp等人的《用于高速CMOS(互补金属氧化物半导体)接口电路的便携式数字DLL》，电气电子工程师学会杂志，《固态电路》，第34卷，632-644页，1999年5月(B.W.Garlepp et al，A portable digital DLL for high-speed CMOS interface circuit，IEEE J.Solid-state Circuits，vol.34，pp.632-644，May 1999)和S.Sidiropoulos的《高性能芯片间信令》，博士论文，作为技术报告CLS-TR-98-760，可从斯坦福大学计算机系统实验室网址http：//elib.stanford.edu获得(S.Sidiropoulos，High-performance interchipsignaling，Ph.D dissertation，Available as Tech.Rep.CLS-TR-98-760 fromhttp：//elib.stanford.edu Computer Systems Lab.，Stanford University))。

混相器根据具有延迟时间Δt的两个输入Vin1和Vin2，输入N个位的选择码(selection code)，并生成带有被除以1/2^N的Δt的输出信号。因此，在N-位代码是‘0’的情况下，应该输出延迟时间最短的信号，在2^N-1的情况下，应该输出延迟时同最长的信号，和在‘0’与‘2^N-1’之间的任意值的情况下，应该输出其线性延迟特性与该值相对应的信号。

图1显示了传统的混相器。图1所述的混相器采取利用CMOS反相器的输出，生成具有中等延迟量的输出信号的模式。详细说明如下(两个相对照的信号存在相位差意味着两者在时间域中存在着与相位差一样大的和与相位差相对应的时间差，因此，相位差和时间差的含义是相同的)。

输入到混相器20的是存在相位差的两个输入电压Vin1和Vin2，混相器20输出相位互不相同的三个输出电压Vout1、Vout2、和Vout3。混相器20含有分别输入第一和第二输入电压Vin1和Vin2的第一和第二相位延迟单元21和22、和输入第一和第二输入电压Vin1和Vin2的中间相位输出单元30。第一和第二相位延迟单元21和22输出其相位分别与第一和第二输入电压Vin1和Vin2的相位相对应的第一和第二输出电压Vout1和Vout2，而中间相位输出单元30输出其相位与第一和第二输入电压Vin1和Vin2的中间相位相对应的第三输出电压Vout3。

中间相位输出单元30含有一对其输出端口相互连接并输入第一和第二输入电压Vin1和Vin2的第一反相器31a和31b、和输入第一反相器31a和31b的输出电压和输出第三输出电压Vout3的第二反相器32。并且，第一相位延迟单元21由一对串联的第三反相器21a和21b构成，和第二相位延迟单元22由一对串联的第四反相器22a和22b构成。