[发明专利]半导体集成电路

权利要求书

1.一个半导体集成电路，其中包括：

一个第一逻辑电路，上述第一逻辑电路具有一个第一输入端子并且包括一个逻辑模块，上述逻辑模块实质上在一个具有电压V1的第一电源和一个基准电压之间串联由一个具有阈值电压Vtp1的pMISFET构成的第一pMIS逻辑模块和由具有一个阈值电压Vtn1的nMISFET构成的第一nMIS反转逻辑模块；

一个第二逻辑电路，上述第二逻辑电路具有一个第二输入端子，这个第二输入端子被连接到上述第一输入端子并且具有与上述第一逻辑电路相同的逻辑功能，上述第二逻辑电路还包括一个逻辑模块，这个逻辑模块实质上在一个具有电压V2(V2＜V1)的第二电源和上述基准电压之间串联由一个具有阈值电压Vtp2(Vtp2＜Vtp1)的pMISFET构成的第二pMIS逻辑模块和由一个具有阈值电压Vtn2(Vtn2＜Vtn1)的nMISFET构成的第二nMIS反转逻辑模块；和

一个介于上述第一逻辑电路中的上述第一pMIS模块和上述第一nMIS模块之间以及上述第二逻辑电路中的上述第二pMIS模块和上述第二nMIS模块之间的输出开关电路，并且上述输出开关电路具有一个输入控制信号的控制信号端子和一个根据上述控制信号在上述第一逻辑电路的输出和上述第二逻辑电路的输出之间切换的输出端子。

2.如权利要求1所述的半导体集成电路，其中上述输出开关电路将上述第一逻辑电路和上述第二逻辑电路中的一个设置到低阻抗状态，将另一个设置到高阻抗状态，并且将上述第一逻辑电路和上述第二逻辑电路中被设置到上述低阻抗的上述一个逻辑电路的上述输出输出到上述输出端子。

3.如权利要求1所述的半导体集成电路，其中上述输出开关电路包含

一个第一开关电路，上述第一开关电路由在上述第一逻辑电路中的上述第一pMIS模块和上述第一nMIS模块之间串联的一个第一pMISFET和一个第一nMISFET组成，和

一个第二开关电路，上述第二开关电路由在上述第二逻辑电路中的上述第二pMIS模块和上述第二nMIS模块之间串联的一个第二pMISFET和一个第二nMISFET组成，上述第一pMISFET和上述第一nMISFET的一个连接结点和上述第二pMISFET和上述第二nMISFET的一个连接结点被连接到上述输出端子，并且

其中根据上述控制信号打开上述第一pMISFET和上述第一nMISFET，关闭上述第二pMISFET和上述第二nMISFET，而且当上述第一pMISFET和上述第一nMISFET关闭时打开上述第二pMISFEET和上述第二nMISFET。

4.如权利要求3所述的半导体集成电路，其中切换上述输出的上述控制信号被输入到上述第一逻辑电路的上述第一pMISFET和上述第二逻辑电路的上述第二nMISFET的栅极，并且上述控制信号的一个反相信号被输入到上述第一逻辑电路的上述第一nMISFET和上述第二逻辑电路的上述第二pMISFET的栅极。

5.如权利要求1所述的半导体集成电路，其中上述输出开关电路由一个第一开关电路和一个第二开关电路组成，其中在上述第一开关电路中，在上述第一逻辑电路中的上述第一pMIS模块和上述第一nMIS模块之间串联一个第一pMISFET和一个第一nMISFET，上述第一pMISFET和上述第一nMISFET的一个连接结点被连接到上述输出端子，而在上述第二开关电路中，在上述第二逻辑电路中的上述第二pMIS模块和上述第二nMIS模块之间串联一个第二和一个第三nMISFET，上述第二和上述第三nMISFET的一个连接结点被连接到上述输出端子，并且

其中根据上述控制信号打开上述第一开关电路和上述第二开关电路中的一个开关电路内的各个上述MISFET，而另一个开关电路中的各个上述MISFET被关闭。

6.如权利要求5所述的半导体集成电路，其中上述控制信号被输入到上述第一开关电路的上述第一pMISFET和上述第二开关电路的上述第二和上述第三nMISFET的栅极，并且上述控制信号的一个反相信号被输入到上述第一开关电路的上述第一nMISFET的一个栅极。

7.如权利要求1所述的半导体集成电路，其中每个上述第一和上述第二逻辑电路均充当一个反相器。

8.一个半导体集成电路，将权利要求7的半导体集成电路用作一个触发器的反相器部分。