[发明专利]降低MOS共发共基电路热电子恶化效应的电压限制偏置电路

说明书

技术领域

本发明一般涉及稳定MOS电路的运转性能，特别涉及把来自高源极漏极电压的热电子所导致的额外基极电流所引起的对共发共基放大电路的性能和可靠性的限制最小化。

背景技术

在MOS放大器和电流反射电路中，偏向饱和区的晶体管可能经受由碰撞电离作用(由于所谓的″热电子″效应)而产生的一个不希望的基极电流。在MOSFET沟道中的碰撞电离作用在著作中被描述并且通常被电路设计从业者所已知。

此效应的一种物理模型被描述在图3的单个p槽n沟道晶体管300中。晶体管300被表示为偏向饱和区，即，栅氧化物304下面的反型层302在一个夹断点308处以实际漏电漫射306的短边缘为一端。此夹断点308出现在一个源极漏极电压(Vds)的值Vdssat处。源极漏极电压Vds增加超过Vdssat值，而漏极电流Id相对地增加很少。当Vds大于Vdssat时，夹断点308的位置被表示为漫射306的实际边缘，。

在恒定的电源栅极电压Vgs处，随Vds的增加夹断点308相对移动很少。因此，漏极电流ID也同样相对地改变很少。这被表示在附图5的V-I特性中，在此，ID与Vds工作特性表示晶体管操作在两个区域之一中，即，具有低源极漏极阻抗的三极管区，和具有高源极漏极阻抗的饱和区。

超过Vdssat，在反型层端308和漏极306的边缘之间的晶体管区保持接近漏极和电源之间几乎所有增加的电压。在充分高的Vds处，在反型层302和漏极306边缘之间损耗区中的电场可以引起电子从反型层308的尾端流到漏极306(即，在损耗区中)以便获得附加的能量。利用足够的附加能量，损耗区中的自由载流子引起碰撞电离，并且产生附加的自由载流子(电子-空穴对320)。

这些附加的自由载流子320被高电场扫出损耗区。一些产生的自由空穴流到P型基极区域作为多数载流子，创建一个基极电流Isub，其增加了Vds，如图4所示。一些自由电子被扫到N型漏极区作为多数载流子并且被加到漏极电流Ids上。这两种载流子流动作为漏极和基极端子中总电流的一个附加分量Isub而出现。

碰撞电离基极电流Isub的一个实验表达式由下式给出：

Isub＝K1(Vds B Vdssat)*Id*(exp[-[K2/(Vds-Vdssat)]])

在此，K1和K2是过程相关的参数而Vdssat是漏极特性进入饱和区时Vds的数值。在正常操作条件下，MOS设备大体上具有零基极电流(只有反向偏置基极漏极损耗区的漏泄电流)，如图4所示。该效果通常在PMOS设备中不太显著，因为在损耗区中较低移动性的空穴不及较高移动性的电子在创建空穴-电子对中有效。

该表达式相对于漏极电压求微分，从漏极到基极的小信号并联电导(g_db)给出为：

g_db＝K2[I_SUB]/(Vds-Vdssat)A^2

用前面的表达式代替I_SUB并且重新整理因子产生：

g_db＝K2 K1(Vds-Vdssat)^-1(exp[-[K2/(Vds-Vdssat)]]

图2显示了一个典型NMOS晶体管的g_db和它的倒数r_db的曲线。r_db是等价于的基极电流漏极到主体的输出电阻，其将与正常晶体管输出电阻r₀并联组合。为一个典型NMOS晶体管计算出r_db，K1＝5V^-1而K2＝30V并且绘制其与标准的漏极源极电压的Vds-Vdssat曲线。并且，绘制的是相等的输出电导，g_db，其是r_db的倒数。Isub的极端非线性特性使r_db和r₀在漏极电压处并联组合为在Vdssat周围的和以下的初始的r₀，因为r_db比标准的r₀大许多数量级。

可是，在瞬时漏极源极电压不比数值Vdssat的几倍高许多，晶体管的输出阻抗可以完全由r_db决定。这是基极电流导致的热电子中瞬时或累积的改变可以如何影响设备特性的幅值和/或变化性的一个示例。此影响会限制并且有时会使达到或保持期望的执行电路功能的可能性失败。