[发明专利]闪存的升压箝位电路

说明书

发明背景

本发明涉及半导体内存装置。本发明尤其涉及与用于一闪存的升压准位箝位电路。

在集成电路的设计中，趋向于以愈来愈低的电源电压准位对集成电路提供电力。早先的电路族在5伏及3.3伏下作业。此电路族在1.8伏下操作，而未来的电流族的操作电压将为或低于1.0伏的额定供应电位，例如在0.8伏下操作。这些较低的电源电压为设计及操作上的一项挑战。

一项设计上的挑战与内存装置的储存组件或核心单元的存取相关。在低供应电位系统，如1.0伏的供应电位系统中可储存的电压摆荡，基本上并不足进行闪存单元的读取或程序化作业。因此，已发展出升压电路以提供必需要的电压变动。为了近接该核心单元，将字符线电压升高到如3.2伏。此允许核心单元晶体管完全导通且核心单元可沉入足量的电流以经由感测电路快速感测该单元的状态。

一般，在如1.0需要供应电位系统的低供应电位系统中需要一高升压。为了产生此高升压，可以使用应用一有效升压比的多级升压电路。但是，有效的升压比特性实际上为线性者，且对于高于某一数值的供应电位而言，该有效的升压比产生一比所需要的升压比还要高的升压。

在一芯片或一内存装置中所呈现的供应电位的适当范围可以随着应用上的需要而变。当然，供应电位也可以随着该装置的使用年限有改变。在许多闪存的应用中，例如，均使用电池以提供电力。此由电池提供予内存装置的供应电位能随着时间及使用而下降，但是在各个使用级阶中要求性能必需一致。

因此有必要提供一种方法或装置，以防止升压变得太大。而且，也有必要使用升压电路响应电压的弹性范围，而仍可达到所需要的性能。

发明内容

简言之，本发明提供用于一闪存的电压升压电路的实施例。以升压电路将闪存的电源电压中的一部份升压到字符线的电压准位，其足以存取该内存的一核心单元。该升压电路包括一平衡电路，用于提供一非零的调整电压予该升压电路，以减少该供应电位部份，其中当电源电压超过某一数值时，该供应电位可为该升压电路所使用以进行升压。

本发明提供一种用于一内存的电压箝位电路的实施例，该电压箝位电路与电压增压电路并用以将电源电压升高，该电压箝位电路包含：一反馈回路，该反馈回路还包含：具有临界电压的第一晶体管，以该临界电压作为一箝位电压；以及拉升(pull up)及减压(pull down)晶体管，这些晶体管耦合该第一晶体管以使得该反馈回路稳压，因此提供稳定的电压予该电压升高电路，其中稳定的电压使得电源电压部份减少，该电源电压为电压升高电路所使用以升压。

本发明也提供用于内存的电压升高电路的实施例，该升压电路包含一升压电路及一箝位电路。一耦合一升压节点的升压电路，以将一字符线的电压升高而近接该内存的核心单元以及一耦合该升压电路的箝位电路，其中该箝位电路包含：一临界电压箝位晶体管，以将该升压节点箝位到一必需的电压。

而且本发明也提供一内存实施例，该内存包含核心单元阵列，地址译码器，升压电路及平衡电路。核心单元阵列；地址译码器，其配置为能动作多个字符线中之一或多个字符线，其中该多个字符线中的各个与核心单元阵列中的一行(row)相关；升压电路，其配置为可将内存的电源电压中的一部份升压，以在耦合到地址译码器的升压节点中产生一升压，当动作适于存取核心单元阵列的核心单元的升压时，该地址译码器经由将一个或多个字符线中之一字符线的字符线电压升高，响应上述(由升压电路所产生的)升压；以及耦合到该升压电路的平衡电路，以提供一个非零的调整电压予该升压电路，因此减少电源电压中的一部份，此部份系当电源电压超过某一数值时，可为该升压电路作为升压之用。

本发明提出一实施例，为一种在内存中，箝位升压到可接受的准位的方法，该方法包含下列步骤：应用平衡电路产生调整电压；以及应用电压升高电路将该内存的电源电压中的一部份升压到升高电压；以及使用该调整电压箝位该升高电压到一可接受的准位，以减少可用于升压的电源电压的该部份。

本发明也提供一种用于内存的电压升高电路的实施例。此电压升高电路包含用于将该内存的供应电位的一部份升高到一升高的电压的装置；用于产生一调整电压的装置；以及使用该调整电压箝位该升高的电压的装置。

上述本发明提供之一连串的较佳实施例用于介绍本发明。这些实施例并不用于限制在权利要求所定义的本发明的精神及范围。

附图说明

图1为一简化的电压升高电路的方块图；

图2为一内存的方块图；

图3为使用在图2的内存的箝位电路的方块图；以及

图4为应用电压箝位输入的本实施例之一般化电压升压电路的方块图；