[发明专利]错误及同步的检出装置和检出方法

说明书

技术领域

本发明涉及一种把数字数据格式化时，进行错误检出及同步检出的装置和方法。

背景技术

在使用电缆调制解调器的互联网通信和以北美为中心的CATV(有线电视)广播的Down Stream传送中，使用以ITU-T J.83 ANNEXB方法为标准的数据格式。在该方法中，进行将由7比特为1字节的引线所罗门译码数据构成的包数据变换为8比特为1字节的数据包的处理。此时，需要进行7比特数据包的同步字节检出处理、错误检出处理以及传送流同步字节插入处理。下面，将由这些7比特为1字节的引线所罗门译码数据构成的包数据变换为8比特为1字节的传送流数据包的一系列处理，称为MPEG成帧处理。

MPEG成帧处理在ITU-T Recommendataion J.83(ITU-T劝告书J.83)、ANNEX B、Digital multi-program System B、B.4 MPEG-2 transport framing中有详细记载，特别是，作为Figure B.3/J.83描述了实际的译码电路。该电路是用于进行同步字节检出的校验位计算电路。

该电路成为输入将所述7比特字节的引线所罗门译码数据一旦变换为串行比特的数据的规格标准，该电路使用串行数据进行校验位计算，据此，在进行用于错误检出的奇偶校验的同时，对应于该奇偶校验的结果，同时进行同步字节检出。而且，进行了根据所述串行处理的奇偶校验及同步检出之后，将输出数据变换为8比特为1字节的8比特单位的字节数据，构成传送流数据包。

一般来说，奇偶校验及同步检出处理在传送流包中，以1包为单位进行处理。即，进行8比特×188字节＝1504比特单位的处理，从1包中的最初1个字节到最后1个字节，最少需要延迟1496比特。

因此，在所述Figure B.3/J.83所描述的译码电路中，在将7比特单位的字节数据变换为串行比特数据之后，使用1497段的延迟器进行处理，而后，变换为8比特单位的字节数据。因此，存在以下所述的问题：即，为了实现全部处理，就需要并行/串行变换电路、使用Figure B.3/J.83所描述的1497段的延迟器的MPEG2同步检出用校验位计算电路以及串行/并行变换电路，从而导致电路规模过于庞大。

发明内容

鉴于以上所述问题的存在，本发明的目的在于：提供一种可以不要1497段的延迟器和输出段的串行/并行变换电路的错误及同步的检出电路。

为了达到以上所述目的，在本发明中，作为整个MPEG成帧处理，着眼点是：在对7比特单位的字节数据施加各种处理之后，最终将其变换为8比特单位的字节数据这样的字节/字节变换；最初使7比特字节数据通过字节/字节变换处理后成为8比特字节数据，而后，实现用8比特的字节单位进行奇偶校验及同步检出。

具体地说，本发明第一方案的错误及同步的检出装置，其特征在于：包括：输入7比特单位的字节数据，并将其变换为8比特单位的字节数据的数据排列替换单元；输入用所述数据排列替换单元所变换的8比特单位的字节数据，并使用该字节数据进行MPEG同步字节的检出以及根据奇偶校验的错误检出的奇偶校验单元；输入并存储由所述数据排列替换单元变换成的8比特单位的字节数据、以及用于所述奇偶校验单元的MPEG同步字节检出及根据奇偶校验的错误检出的运算过程中的8比特单位的中间字节数据，并能将8比特单位的字节数据作为基本单位来进行数据的输入输出的数据存储单元；从所述奇偶校验单元中输出包含同步字节的8比特单位的字节数据的集合即MPEG包数据。

本发明第二方案其特征在于：在第一方案所述的错误及同步的检出装置中，所述数据排列替换单元生成以下所述字节数据：将连续输入的7比特单位的2个字节数据作为1组，将最初输入的字节数据和后输入的字节数据的上位1比特组合后生成的8比特单位的第1字节数据；将所述最初输入的字节数据的下位6比特和后输入的字节数据的上位2比特组合后生成的8比特单位的第2字节数据；同样地，将最初输入的字节数据的下位n(n＝5、4、3、2、1)比特和后输入的字节数据的上位m(m＝3、4、5、6、7)比特组合后生成的8比特单位的第3～第7字节数据。