[发明专利]半导体存储器

说明书

技术领域

本发明涉及半导体存储器，具体涉及到具有用于输入/输出数据的宽总线带宽的半导体存储器。

背景技术

半导体存储器一般包括排列于按垂直方向与水平方向布线的字线和位线各相交区处的存储单元，这些位线连接到将相对于存储单元输入和输出的数据放大用的读出放大器上。

在这种半导体存储器的读操作中，依据此存储器外部供给的地址信号(行地址信号)选择字线，而将这些存储单元中保持的数据传送给位线。读出放大器放大传送到位线上的数据。此外，依据地址信号(列地址信号)，选择部分放大的数据并输出到存储器外部作为读数据。由读出放大器放大的数据(包括没有读出到外部的剩余数据)重写入存储单元，完成读操作。

在写操作中，首先类似于读操作，根据行地址信号选择字线，同时从存储单元输出数据，读出到位线上的数据由读出放大器放大。在读出放大器开始其放大操作后，外部的写数据传送到依据列地址信号选择的位线上。此时于所选择的位线上，若是从存储单元读出的数据与写数据不同，则使位线的电平反向。然后将写数据写入存储单元内。在未选择的位线上，由读出放大器放大的数据则重写入存储单元中。

传统上，如上所述，只是为读出放大器放大的部分数据才作为读数据输出到外部或作为写数据写入存储单元中。换言之，直接对读和写操作做出贡献的读出放大器只是部分被激活的读出放大器。

例如在读操作(或写操作)中有512存储单元连接到各字线上时，就会同时激活512个读出放大器。在这种情形下，若是数据输入/输出端子为8位，则直接贡献于读操作的读出放大器数为8。它只是激活的读出放大器的1/64。而剩余的63/64即504个读出放大器只操作用于将数据重写入存储单元。这就是说，对于特殊数据输入/输出操作并非必需的读出放大器是不必激活的。

由于各位线是连接到多个存储单元上，它的布线长度长而负载电容大。由于读出放大器必须给具有大负载电容的位线充电与放电，与存储器的其他逻辑电路相比，它们的功率消耗较大。这样，对位线充电与放电无助于防止减少功率消耗。此外，由于直接贡献于数据输入/输出操作的读出放大器如上所述只是激活的读出放大器的一部分，就存在每单位量的输入/输出数据的功率消耗大的问题。

传统上，为了提高数据传送速率，采用过一些方法来拓宽输入/输出数据的总线带宽。但在这些方法中，未曾尝试去改变有贡献于读和写操作的读出放大器数相对于只是操作去重写数据的读出放大器数之比，因此，当输入/输出数据的带宽加倍，则同时激活的读出放大器数也加倍。

提高数据传送速率也可以通过提高半导体存储器的工作频率来实现。但要是工作频率f升高，就将增大晶体管的充电与放电电流，促使电功率消耗p增大，这可从下式(1)看出：

               p＝C·V²·f             (1)

式中C是负载电容而V是电源电压。

但这又有另一个问题，一般，工作频率越高，电路设计和版图设计也越困难。

最近，随着移动器件、大规模系统、减小所需的电源电压的技术以及图像处理应用的普及等的进展，也增大了对低功率消耗同时又有高的数据传输速率的半导体存储器的需求。

发明内容

本发明的一个目的在于提供具有宽的总线带宽并能同时降低功率消耗的半导体存储器。

本发明的另一目的在于提供缩短了存取时间的半导体存储器。

依据本发明半导体存储器的一个方面，此半导体存储器有多个存储单元、分别与存储单元连接的多条位线、分别与位线连接的多个读出放大器以及数据控制电路。例如在读操作中，从存储单元读出到位线上的数据同时地为读出放大器放大并输出到存储器之外。在此读操作中，数据控制电路将从存储单元读出且为读出放大器同时放大的所有数据输出到外部。在写操作中，从外部供给位线的数据同时地为读出放大器放大并写入存储单元内，在此写操作中，数据控制电路将从外部输入且同时地为读出放大器放大的所有数据写入存储单元内。由于同时地为读出放大器放大所有的数据是相对于外部输入/输出，故可提高输入/输出数据的数据传送速率同时能减少每单位传送数据量的功率消耗。

根据本发明半导体存储器的另一方面，对应于相对于外部输入/输出数据分别形成了多个数据位线。由于同时地为读出放大器放大的数据能够并行地经数据总线输入/输出，故可用单一的控制电路提高数据传送速率。