[发明专利]具有单个时钟信号线的半导体存储器

权利要求书

1.一种半导体存储器，其中包括：

具有多个存储单元阵列的存储器部分；

单时钟信号线；

时钟信号产生部分，它根据外部提供的第二时钟信号产生一个单独的第一时钟信号并且输出所述第一时钟信号到所述时钟信号线上，所述第一时钟信号具有两倍于第二时钟信号的频率；

多路复用器部分，它与所述时钟信号线相连，而且响应所述时钟信号线上的所述第一时钟信号，在所述第二时钟信号的一个周期期间，将从所述存储部分读出的第一数据和第二数据依次输出。

2.根据权利要求1所述的半导体存储器，其特征在于所述时钟信号产生部分产生所述第一时钟信号，使其相位比所述第二时钟信号超前一预定的相位。

3.根据权利要求1所述的半导体存储器，其特征在于还包括：

传输第一数据的第一数据总线；

传输第二数据的第二数据总线；和

输出数据总线，

其中所述多路复用器部分在所述第二时钟信号的一个周期内，接收来自所述第一数据总线和所述第二数据总线的所述第一数据和所述第二数据，并且响应所述第一时钟信号，在所述第二时钟信号的所述一个周期内，将所述第一数据和所述第二数据依次输出到所述输出数据总线。

4.根据权利要求3所述的半导体存储器，其特征在于所述多个存储单元阵列的每一个都包括第一存储单元阵列部分和第二存储单元阵列部分，

所述多路复用器部分是为所述多个存储单元阵列的每一个设置的，

所述第一数据和所述第二数据是分别从所述多个存储单元阵列之一中的所述第一存储单元阵列部分和所述第二存储单元阵列部分读出，并且经过所述第一数据总线和所述第二数据总线提供给对应所述一个存储单元阵列的所述多路复用器部分。

5.根据权利要求4所述的半导体存储器，其特征在于所述时钟信号产生部分是为所述多个存储单元阵列设置的，和

所述时钟信号产生部分以相同的延时时间，将所述第一时钟信号提供给多个所述多路复用器部分。

6.根据权利要求4所述的半导体存储器，其特征在于所述多路复用器部分包括：

选择部分，它响应控制时钟信号，将所述第一数据传送给所述输出数据总线，然后响应所述控制时钟信号的反向信号将所述第二数据传送给所述输出数据总线；

控制时钟信号产生部分，它响应所述第一时钟信号，在所述第二时钟信号的所述一个周期内产生所述控制时钟信号。

7.根据权利要求6所述的半导体存储器，其特征在于所述选择部分包括：

第一传输门，其与所述第一数据总线和所述输出数据总线相连，以便响应所述控制时钟信号将所述第一数据传送给所述第三数据总线；和

第二传输门，其与所述第二数据总线和所述输出数据总线相连，以便响应所述控制时钟信号的反向信号将所述第二数据传送给所述输出数据总线。

8.根据权利要求6所述的半导体存储器，其特征在于所述控制时钟信号产生部分有一个带有复位端的D型触发器，

所述D型触发器的反向输出端与数据输入端连接，

所述控制时钟信号是响应所述第一时钟信号从所述D型触发器的反向输出端输出，和

所述D型触发器是响应提供给所述复位端的复位信号被复位。

9.根据权利要求3到8中的任一项所述的半导体存储器，其特征在于对应所述第二时钟信号的所述一个周期的所述第一时钟信号的两个周期彼此在时间长度上相等。

10.根据权利要求3到8中的任一项所述的半导体存储器，其特征在于所述时钟信号产生部分产生所述第一时钟信号，使其具有比所述第二时钟信号超前一预定相位的相位。

11.根据权利要求3到8中的任一项所述的半导体存储器，其特征在于所述时钟信号产生部分根据所述第二时钟信号的上升沿和下降沿之一产生所述第一时钟信号。