[发明专利]具有小袋的半导体器件及其制造

权利要求书

1.一种半导体器件，它包含：

具有主表面的硅衬底；

被制作在所述硅衬底主表面中且由隔离区确定的第一和第二有源区；

第一n沟道MOS晶体管，它包含制作在所述第一有源区中的具有栅绝缘膜的第一绝缘栅、制作在第一绝缘栅二侧上的所述第一有源区中的第一延伸区、和制作在第一绝缘栅二侧上的所述第一有源区中比第一延伸区更深处的第一小袋区域，此第一小袋区域被第一浓度的铟掺杂；以及

第二n沟道MOS晶体管，它包含制作在所述第二有源区中的具有栅绝缘膜的第二绝缘栅、制作在第二绝缘栅二侧上的所述第二有源区中的第二延伸区、和制作在第二绝缘栅二侧上的所述第二有源区中比第二延伸区更深处的第二小袋区域，此第二小袋区域被比第一浓度更低的第二浓度的铟掺杂。

2.根据权利要求1的半导体器件，其中第二小袋区域还被硼掺杂。

3.根据权利要求1的半导体器件，其中第二n沟道MOS晶体管的栅宽度窄于第一n沟道MOS晶体管。

4.根据权利要求3的半导体器件，其中第二小袋区域还被硼掺杂。

5.根据权利要求1的半导体器件，还包含：

由隔离区确定的第三有源区；以及

p沟道MOS晶体管，它包含制作在所述第三有源区中的具有栅绝缘膜的第三绝缘栅、制作在第三绝缘栅二侧上的所述第三有源区中的p型延伸区、和制作在第三绝缘栅二侧上的所述第三有源区中比p型延伸区更深处的n型小袋区域。

6.根据权利要求5的半导体器件，其中所述第一n沟道MOS晶体管和所述p沟道MOS晶体管构成逻辑电路，而所述第二n沟道MOS晶体管构成存储器电路。

7.根据权利要求1的半导体器件，还包含：

由隔离区确定的第三有源区；以及

第三n沟道MOS晶体管，它包含制作在所述第三有源区中的第三绝缘栅、第三绝缘栅的栅绝缘膜厚于第一和第二绝缘栅的栅绝缘膜、和在第三绝缘栅二侧上的所述第三有源区中制作的不具有小袋区域的第三延伸区。

8.根据权利要求5的半导体器件，还包含：

由隔离区确定的第四有源区；以及

第三n沟道MOS晶体管，它包含制作在所述第四有源区中的第四绝缘栅、第四绝缘栅的栅绝缘膜厚于第一和第二绝缘栅的栅绝缘膜、和在第四绝缘栅二侧上的所述第四有源区中制作的不具有小袋区域的第三延伸区。

9.根据权利要求8的半导体器件，其中所述第一n沟道MOS晶体管和所述p沟道MOS晶体管构成逻辑电路，所述第二n沟道MOS晶体管构成存储器电路，而所述第三n沟道MOS晶体管构成输入/输出电路。

10.一种半导体器件，它包含：

具有主表面的硅衬底；

被制作在所述硅衬底主表面中且由隔离区确定的第一和第二有源区；

第一n沟道MOS晶体管，它包含制作在所述第一有源区中的具有栅绝缘膜的第一绝缘栅、制作在第一绝缘栅二侧壁上的第一侧壁隔层、制作在第一绝缘栅二侧上的所述第一有源区中的第一延伸区、和制作在第一绝缘栅二侧上的所述第一有源区中比第一延伸区更深处的第一小袋区域，此第一小袋区域被第一浓度的铟掺杂，且所述第一n沟道MOS晶体管包括第一侧壁隔层下方的非晶相区域；以及

第二n沟道MOS晶体管，它包含制作在所述第二有源区中的具有栅绝缘膜的第二绝缘栅、制作在第二绝缘栅二侧壁上的第二侧壁隔层、制作在第二绝缘栅二侧上的所述第二有源区中的第二延伸区、和制作在第二绝缘栅二侧上的所述第二有源区中比第二延伸区更深处的第二小袋区域，此第二小袋区域被比第一浓度更低的第二浓度的铟掺杂，且所述第二n沟道MOS晶体管包括第二侧壁隔层下方的非晶相区域，此非晶相区域比第一侧壁隔层下方的非晶相区域小。

11.根据权利要求10的半导体器件，其中第二小袋区域被硼进一步掺杂。