[发明专利]具有小袋的半导体器件及其制造

说明书

技术领域

本发明涉及到半导体器件及其制造方法，更确切地说是涉及到具有用来抑制短沟道效应的小袋区域的半导体器件及其制造方法。

背景技术

随着更精细的半导体器件的出现，引起了与晶体管阈值相关的短沟道效应的问题。作为这一问题的一种对策，已经提出了一种小袋结构。在n沟道MOS晶体管中，p型小袋区域被制作在栅的相对边缘的下方。硼(B)被广泛地用作形成小袋区域的杂质。最近，铟(In)也被用作形成p型小袋区域的杂质。

用铟作为形成小袋区域的杂质的n沟道MOS晶体管具有下列优点：

短沟道效应的抑制能力强；且

驱动能力得到了改进。

这些优点可以归咎于铟的原子量(115)大于硼的原子量(11)，这使铟原子难以分凝和扩散。

下面参照图4A-4D，来描述具有小袋区域的半导体器件的常规制造方法。

如图4A所示，在硅衬底1的主表面中形成隔离区2。在图4A所示的结构中，隔离沟槽被制作在硅衬底1中，并用氧化硅之类的绝缘材料加以填充。用化学机械抛光(CMP)等方法清除淀积在硅衬底1表面上的不需要的绝缘材料，以形成浅沟槽隔离(STI)结构。

可以采用硅的局部氧化(LOCOS)代替STI，来形成隔离区。隔离区2确定了大量有源区。在下列描述中，以举例的方式采用了用来制作n沟道MOS晶体管的有源区。

在300keV的加速能量和大约3.0×10¹³cm^-2的剂量下，硼离子被注入到硅衬底1的有源区中，从而形成p型阱3。接着，在30keV的加速能量和大约5.0×10¹²cm^-2的剂量下，注入硼离子，以形成阈值被调节了的沟道区。

栅绝缘膜4被制作在有源区的表面上，并在栅绝缘膜4上制作由多晶硅、多硅化物之类组成的栅电极层。利用抗蚀剂掩模，对栅电极层和栅绝缘膜进行图形化，以形成具有栅绝缘膜4的绝缘栅电极5。

如图4B所示，利用绝缘栅电极作为掩模，在5keV的加速能量和大约3.0×10¹⁵cm^-2的剂量下，注入砷(As)离子，以形成浅延伸区6。

如图4C所示，小袋区域7被形成在延伸区6下方。例如，在100keV的加速能量和大约6.3×10¹³cm^-2的剂量下，沿从衬底法线倾斜30度的4个方向注入铟离子，以形成铟掺杂的区域7。

如图4D所示，淀积氧化硅之类的绝缘层以覆盖绝缘栅电极5。此绝缘层被各向异性腐蚀，以便仅仅在绝缘栅电极5的侧壁上留下侧壁隔层8。

利用绝缘栅电极和侧壁隔层作为掩模，注入n型杂质，以形成深的源/漏区9。例如，在15keV的加速能量和大约5.0×10¹⁵cm^-2的剂量下，注入磷(P)离子。深的源/漏区9被制作来形成与金属电极的良好接触。若硅化物层被制作来降低源/漏区的电阻，则在源/漏区9的表面上形成金属和硅的化合物。

用灯加热的方法，对离子注入工艺之后的半导体衬底进行加热，以激活杂质。例如，在1025℃下灯加热大约3秒钟。

具有含铟的小袋区域的n沟道MOS晶体管，具有抑制短沟道效应和改善驱动能力的优点。然而，结漏电电流增大。由于反向窄沟道效应，窄沟道晶体管的漏电流也增大。

发明内容

本发明的目的是提供一种半导体器件，其n沟道MOS晶体管具有含铟的小袋区域，此半导体器件能够抑制由于使用铟而引起的漏电流的增大。

本发明的另一目的是提供一种制造具有铟离子注入形成的小袋区域的半导体器件的方法，此方法能够抑制由于使用铟而引起的漏电流的增大。