[发明专利]可降低电源/接地弹跳噪声的输出缓冲器及其方法

权利要求书

1、一种可降低电源/接地弹跳噪声的输出缓冲器，配合一电源电压与一接地电压进行运作，该输出缓冲器包含：

一输出端；

多个并联于该电源电压与该输出端间的PMOS晶体管；

多个并联于该接地电压与该输出端间的NMOS晶体管；以及

一控制电路，耦接至该等PMOS晶体管与该等NMOS晶体管的栅极，其中当该输出端由一低电平变至一高电平时，该控制电路开启第一数量的PMOS晶体管，当该输出端维持在该高电平时，该控制电路开启一第二数量的PMOS晶体管，而当该输出端由该高电平变至该低电平时，该控制电路开启一第三数量的NMOS晶体管，当该输出端维持在该低电平时，该控制电路则开启一第四数量的NMOS晶体管，其中该第一数量大于该第二数量，而该第三数量大于该第四数量。

2、如权利要求1所述的可降低电源/接地弹跳噪声的输出缓冲器，其特征在于所述的控制电路包括一脉冲发生器，用以在该输出端由该低电平变至该高电平的一第一时间之后，关闭部份PMOS晶体管。

3、如权利要求2所述的可降低电源/接地弹跳噪声的输出缓冲器，其特征在于在所述的第一时间区段的结束点上，该输出端上的一电压值接近但低于该高电平。

4、如权利要求1所述的可降低电源/接地弹跳噪声的输出缓冲器，其特征在于所述的控制电路包括一脉冲发生器，用以在该输出端由该高电平变至该低电平的一第二时间之后，关闭部份NMOS晶体管。

5、如权利要求4项所述的可降低电源/接地弹跳噪声的输出缓冲器，其特征在于在所述的第二时间区段的结束点上，该输出端上的一电压接近但高于该低电平。

6、一种可降低电源/接地弹跳噪声的方法，运用于一输出缓冲器上，其特征在于包含下列步骤：

当该输出缓冲器的一输出端由一低电平变至一高电平时，提供多个驱动电流路径至该输出端；

当该输出缓冲器的该输出端维持在该高电平时，关闭部分驱动电流路径；

当该输出缓冲器的该输出端由一高电平变至一低电平时，提供多个放电电流路径至该输出端；以及

当该输出缓冲器的该输出端维持在该低电平时，关闭部分放电电流路径。

7、如权利要求6所述的可降低电源/接地弹跳噪声的方法，其特征在于所述的驱动电流路径是由多个并联于一电源电压与一输出端间的PMOS晶体管所组成。

8、如权利要求6所述的可降低电源/接地弹跳噪声的方法，其特征在于所述的放电电流路径是由多个并联于一接地电压与一输出端间的NMOS晶体管所组成。

9、一种可降低电源弹跳噪声的方法，运用于一输出缓冲器上，其特征在于包含下列步骤：

当该输出缓冲器的一输出端由一低电平变至一高电平时，提供多个驱动电流路径至该输出端；以及

当该输出缓冲器的该输出端维持在该高电平时，关闭部分驱动电流路径。

10、一种可降低接地弹跳噪声的方法，运用于一输出缓冲器上，其特征在于包含下列步骤：

当该输出缓冲器的一输出端由一高电平变至一低电平时，提供多个放电电流路径至该输出端；以及

当该输出缓冲器的该输出端维持在该低电平时，关闭部分放电电流路径。