[发明专利]可降低电源/接地弹跳噪声的输出缓冲器及其方法

说明书

技术领域

本发明涉及一种应用于数字电路的输出缓冲器及运用于其上的可降低电源/接地弹跳噪声的方法。

背景技术

在越来越高速的数字电路中，输入输出端的电源/接地弹跳(Power/Ground Bounce)噪声是主要的噪声来源。输出缓冲器的输出端常因为状态转换时的大电流流经导线(bonding wires)、导线架(leadframe)与针脚(pin)等寄生电感(parasitic inductance)而产生电源/接地弹跳噪声。图1所示为已知输出缓冲器共享电源电压以及接地电压的结构图。输出缓冲器70₁~70_n，其电源(V_pp)经由针脚并以导线与焊垫连接，此时会有针脚寄生电感与焊垫/导线寄生电感产生，以L₁等效示之。同理，输出缓冲器70₁~70_n与接地点(V_ss)之间也有针脚寄生电感与焊垫/导线寄生电感产生，以L₂等效示之。

由于输出缓冲器70₁~70_n在电源(V_pp)与接地点(V_ss)之间有寄生电感L₁、L₂存在。因此，当部分的输出缓冲器70₁~70_n的输出状态改变时，会有电源/接地弹跳噪声产生。

举例来说，假设输出缓冲器70₁与70₂的输出状态由低电平转换至高电平，此时电源(V_pp)会提供驱动电流至输出缓冲器70₁与70₂。然而此瞬间电流的变化会在寄生电感L₁上产生瞬间电压降(ΔV₁＝L₁·di/dt)，因此造成所有输出缓冲器70₁~70_n所接收的电源电压下降为V_pp-ΔV₁。假设输出缓冲器70_n-1的输出状态一直维持在高电平，此时输出状态也会随着电源电压下降，此种现象即为电源弹跳(Power Bounce)噪声。同理，假设输出缓冲器70₁与70₂的输出状态由高电平转换至低电平，此时输出缓冲器70₁与70₂会提供放电电流至接地点。然而此瞬间电流的变化也会在寄生电感L₂上产生瞬间电压降(ΔV₂＝L₂·di/dt)，因此造成所有输出缓冲器70₁~70_n所接收的接地电压上升为V_ss+ΔV₂。假设输出缓冲器70_n的输出状态一直维持在低电平，此时输出状态也随着接地电压上升，此种现象即为接地弹跳噪声(Ground Bounce)。而这些电源/接地弹跳噪声即有可能会造成错误的传递信号。再者，当越多的输出缓冲器同时在切换输出状态时，其电源/接地弹跳噪声也会随之增加。

图2所示为上述输出缓冲器的已知电路结构。输入信号(D_p与D_n)分别耦接至一非门72与74，并且非门的输出分别耦接至PMOS晶体管mp1与NMOS晶体管mn1的栅极，而PMOS晶体管mp1的源极耦接至电源电压(V_pp)而漏极耦接至输出端用以产生输出信号(D_o)。而NMOS晶体管mn1的源极耦接至接地电压(V_ss)而漏极耦接至输出端。

在已知技术中，为了要在输出缓冲器上得到高速的执行成效，通常将输出缓冲器上的MOS晶体管mp1与mn1设计成具有较大的信道宽度来增加其驱动电流以及放电电流的能力。然而具较大电流的MOS晶体管，其等效电阻较低。因此在电源电压与接地电压变动时，相对的就会产生出较大的电源/接地弹跳噪声，输出端振幅变化太大时极可能会导致误动作的产生。

若为了要改善电源/接地弹跳噪声而将输出缓冲器上的MOS晶体管mp1与mn1设计出具有较小的信道宽度，则会降低MOS晶体管mp1与mn1驱动电流与放电电流的能力，导致传输速度不能提升而得到较差的性能(performance)。