[发明专利]层叠型复合器件及其制造方法

说明书

技术领域

本发明涉及用于构成装在携带电话机等电子装置中的各种电子线路的层叠型复合器件及其制造方法。

背景技术

近年来，在携带电话机等小型电子装置中，对于小型化的要求日益严格，在这样的状况下，把构成装置的多个电路元件集成化到一个芯片的层叠型复合器件中，把该层叠型复合器件安装到主板上。

如图16和图17所示的那样，层叠型复合器件具有多个陶瓷层(1)(2)的层叠构造，在各个陶瓷层的表面上形成构成电感器和电容器的多个电路元件图形(11)(21)。这些电路元件图形(11)(21)通过形成在陶瓷层(1)(2)上的导体图形(13)(23)和贯通陶瓷层(1)(2)而形成的导通路(通孔)(12)(22)而相互连接起来，由此，构成滤波器等电子电路。

而且，在上述那样的层叠型复合器件中，提出了这样的方案：为了使构成电感器的图形(以下称为L图形)的电感增大，L图形形成在磁性体陶瓷层(1)上，为了使构成电容器的图形(以下称为C图形)的电容量增大，C图形形成在介电体陶瓷层(2)上(日本专利公开公报特开昭60-106114号、日本专利公开公报特开平6-333743号等)。

这样的层叠型复合器件一般按以下这样进行制造。即，把在磁性体生片的表面上形成L图形的磁性体基板层叠所需要的张数，来得到电感器层叠体，同时，把在介电体生片的表面上形成C图形的介电体基板层叠所需要的张数，来得到电容器层叠体。接着，在把两个层叠体相互重叠的状态下，对两个层叠体进行烧结，得到把多张基板一体化的烧结层叠体。最后，在烧结层叠体的表面上根据需要搭载多个电子部件，完成单芯片化的层叠型复合器件。

但是，在现有的层叠型复合器件中，在把由磁性体生片构成的多张磁性体基板和由介电体生片构成的多张介电体基板进行层叠和烧结的工序中，由于磁性体生片的收缩率和介电体生片的收缩率大大不同，因此，如图18所示的那样，由于收缩率之差，烧结后的磁性体陶瓷层(1)和介电体陶瓷层(2)弯曲，在各个陶瓷层(1)(2)上产生较大的挠度，由此，存在产生裂纹K的问题。

图19(a)对图18的一部分A放大表示烧结前的状态，图19(b)对图18的一部分A放大表示烧结后的状态。在烧结前的状态下，如图19(a)那样，在通过相互重叠的陶瓷层(1)(2)的接合部来对准对应的电路元件图形(11)(21)和通孔(12)(22)，但是，在烧结后的状态下，如图19(b)那样，在对应的电路元件图形(11)(21)和通孔(12)(22)之间产生偏差和剥离，而存在成品率低下的问题。

因此，提出了这样的层叠型复合器件(日本专利公开公报特开平6-325979号)：在磁性体陶瓷层与介电体陶瓷层之间，形成包含混合了实质上与磁性体陶瓷层相同的磁性材料和实质上与介电体陶瓷层相同的介电体材料的混合材料的混合材料层，来防止在陶瓷层的接合界面上产生的剥离。

因此，在该层叠型复合器件中，混合材料层的收缩率成为磁性体陶瓷层的收缩率与介电体陶瓷层的收缩率的中间值，各层间的收缩率之差被减半，但是，在各层间仍然存在大的收缩率之差，因此，仍没有解决裂纹和剥离的问题。

发明概述

本发明的目的是提供能够解决在烧结工序中产生的裂纹和剥离的问题而提高成品率的层叠型复合器件的构造及其制造方法。

本发明所涉及的第一层叠型复合器件，具有组成互不相同的第一陶瓷层和第二陶瓷层的层叠构造，在各个陶瓷层的表面上形成一个或者多个电路元件图形，形成在多个陶瓷层上的多个电路元件图形被相互连接起来，构成应当发挥预定功能的电子电路。在该层叠型复合器件中，在第一陶瓷层和第二陶瓷层之间插入中间层，该中间层的组成在厚度方向上变化，在与第一陶瓷层的接合面上，烧结时的收缩率具有与第一陶瓷层实质上相同的值，在与第二陶瓷层的接合面上，烧结时的收缩率具有与第二陶瓷层实质上相同的值。而且，在中间层上，为了谋求配备在其两侧的第一陶瓷层和第二陶瓷层之间的电气导通，根据需要形成导体图形和导通路(通孔)。