[发明专利]埋入式非易失性半导体存储器单元的制造方法

权利要求书

1.埋入式非易失性半导体存储器单元的制造方法，包括以下步骤：

a)在基片(1)上的一个高压区(HVB)、一个存储器区(NSB)和一个逻辑区(LB)内构成一个第一绝缘层(2)，

b)除掉所述存储器区(NSB)内的第一绝缘层(2)，

c)在所述高压区(HVB)、存储器区(NSB)和逻辑区(LB)内构成一个第二绝缘层(3)，

d)在所述存储器区(NSB)内构成和构图一个具有第三绝缘层(6)的电荷存储层(5)，

e)除掉所述逻辑区(LB)内的第一至第三绝缘层(2，3，6)以及所述电荷存储层(5)，

f)在所述高压区(HVB)、存储器区(NSB)和逻辑区(LB)内构成一个第四绝缘层(7)，

g)构成和构图一个导电控制层(8)。

2.如权利要求1所述的方法，其特征在于，在步骤d)中，仅对所述电荷存储层(5)进行构图，并且在其整个表面上构成第三绝缘层(6)。

3.如权利要求1或2所述的方法，其特征在于，在步骤a)中淀积出一层20至25nm厚的氧化层。

4.如权利要求1至3中任何一项所述的方法，其特征在于，在步骤c)中采用加热法构成一层7至10nm厚的隧道氧化层。

5.如权利要求1至4中任何一项所述的方法，其特征在于，所述第一和第二绝缘层(2，3)构成高电压氧化层(4)。

6.如权利要求1至5中任何一项所述的方法，其特征在于，在步骤d)中构成一个导电层或者不导电层作为所述电荷存储层(5)。

7.如权利要求1至6中任何一项所述的方法，其特征在于，在步骤d)中构成一个ONO层序作为所述第三绝缘层(6)。

8.如权利要求1至7中任何一项所述的方法，其特征在于，在步骤e)中对所述第三绝缘层(6)和电荷存储层(5)进行干法刻蚀。

9.如权利要求1至8中任何一项所述的方法，其特征在于，在步骤e)中对所述第一和第二绝缘层(2，3)进行湿法化学刻蚀。

10.如权利要求1至9中任何一项所述的方法，其特征在于，在步骤f)中采用加热法构成或者淀积出一个栅极氧化层作为所述第四绝缘层(7)。

11.如权利要求1至10中任何一项所述的方法，其特征在于，在步骤g)中采用一个硬掩模进行构图。