[发明专利]补偿半导体元件的结电容的温度依存性的电容器制造方法

说明书

技术领域

本发明涉及一种用于补偿半导体元件的结电容的温度依存性的薄膜电容器(capacitor)的制造方法、以及使用通过该制造方法得到的薄膜电容器，减小了电子电路的温度依存性的薄膜电容器单元(condenser)和电子电路。

背景技术

一般的薄膜电容器单元结构如下：在衬底上叠层下部电极、电介质层和上部电极。有时其结构为：在具有作为下部电极的功能的半导体衬底上按顺序叠层电介质层和上部电极层。

在这种薄膜电容器单元中，希望电介质层的介电常数和Q值大，并且在共振频率的温度系数方面，能取得以0为中心的正或负的任意温度系数。

以往，作为具有如此特性的电介质组成物，众所周知的有例如在BaO-TiO₂类的电介质中添加氧化钐(Sm₂o₃)、氧化钆(Gd₂O₃)、氧化镝(Dy₂O₃)、氧化铕(Eu₂O₃)等，烧固后得到的材料。可是，在用于得到这种以往的电介质瓷器组成物的技术中，只能把介电常数εr控制在61～72的范围内，把温度系数τ控制在-24～31ppm/℃的范围内。

在这样的背景下进行技术开发，并提出了把共振频率的温度系数为正值的第一电介质瓷器组成物薄板和共振频率的温度系数为负值的第二电介质瓷器组成物薄板叠层并接合后组合而构成的电介质瓷器组成物薄板。

根据该技术，把混合了必要成分原料的材料成形为直径16mm，厚度为9mm的圆板形，并通过把该成形体在1260～1450℃的温度下烧固数个小时，得到第一电介质瓷器组成物，同时使用与所述不同的成分原料，进行成形和烧固处理，制造相同尺寸的第二电介质瓷器组成物，并把两种电介质瓷器组成物切成厚度为1mm左右的板状，通过把它们叠层在一起，来得到叠层型的电介质瓷器组成物。

更具体地说，把介电常数不同或相等的电介质瓷器组成物叠层，并通过调整两者的体积组成比，就能得到所需要的介电常数和温度系数。

可是，根据该技术，因为采用了把用烧结法制造的第一电介质瓷器组成物和第二电介质瓷器组成物的1mm左右厚度的多块板叠层的结构，所以，虽然能制造出板状叠层型电容器，但是在进一步小型化和轻型化方面有局限性。例如，无法使薄膜状电容器的厚度达到1mm以下，很难在此基础上再进一步地进行薄膜化。

另外，存在着以下所述的问题：即，通过接合把电介质瓷器组成物薄板叠层后，由于在板与板的边界部分存在着介电常数不同的接合层或空气层，所以在叠层板结构的厚度方向上有多个不连续部分，从而很难得到具有理想的温度系数的电容器。

而且，因为板状电介质瓷器组成物是多晶体的厚膜状电介质，所以在膜厚度方向上具有多个结晶粒界，在1GHz以上的高频区域很难降低电介质损耗。

鉴于以上所述背景，如果对薄膜电容器单元进行考察，就会发现在薄板电容值一定的条件下，第二电介质薄膜的膜厚度与电容温度系数的绝对值和介电常数的比(以下称作τ/κ比)有成反比的倾向。另一方面，电介质薄膜的膜厚度越薄，该τ/κ比的绝对值就越小。并且，介电常数越高该倾向就越显著，所以鉴于以上各方面，很难用以往的此种薄膜电容器单元的开发技术来进行高介电常数下的薄膜化。

更具体地说，在具有以上所述的把第一电介质薄膜和第二电介质薄膜叠层的结构的薄膜电容器单元中，由不同的电介质薄膜的各自的介电常数和温度系数决定各自的膜厚度。特别是，当通过把具有介电常数κ_C、电容温度系数0ppm/℃的电介质薄膜(称作控制膜；第一电介质薄膜；C膜)和具有介电常数κ_N、电容温度系数τ_NPPm/℃的电介质薄膜(称作第二电介质薄膜；N膜)叠层构成具有薄板电容值(C/S)pF/mm²、电容温度系数τppm/℃的电容器的情况下，如果使ε₀为真空的介电常数，则用以下表达式(1)和(2)来表示第一电介质薄膜(C膜)和第二电介质薄膜(N膜)各自的膜厚度t_N、t_C。