[发明专利]芯片层叠型半导体装置

权利要求书

1、一种芯片层叠型的半导体装置，其特征在于具备：

具有多条信号用端子的半导体芯片；

在分别各安装1个以上的该半导体芯片的同时，形成与该被安装的各半导体芯片的上述各信号用端子电气连接的多条芯片连接用配线，并且沿着厚度方向层叠2层以上的多片芯片安装基板；

在相对这多片芯片安装基板交替配置的同时，形成有与相邻的上述芯片安装基板的上述各芯片连接用配线电气连接的多条层间连接用配线的中间基板，

在上述各芯片连接用配线对上述各芯片安装基板实际形成同一图案的同时，上述各层间连接用配线，形成可以切换以下两种状态的图案，即，在分别被安装在上述各芯片安装基板上的上述各半导体芯片间的上述各信号用端子彼此之间的电气连接状态，或者电气连接到多个规定外部端子的多条外部端子连接用配线和上述各信号用端子的电气连接状态。

2、权利要求1所述的半导体装置，上述各半导体芯片是存储器芯片。

3、权利要求2所述的半导体装置，上述各层间连接用配线，被形成可以把上述各信号用端子中的数据用端子，分别独立地与上述各外部端子连接用配线电气连接的配线图案。

4、一种芯片层叠型的半导体装置，其特征在于包含：

具有规定的信号用端子的半导体芯片；

在分别安装1个以上的该半导体芯片的同时，沿着厚度方向层叠2层以上的多片芯片安装基材；

在这些各芯片安装基材的厚度方向上贯通设置的多个芯片连接用通路端子；

被形成在上述各芯片安装基材上，与被安装在上述各芯片安装基材上的上述半导体芯片的上述信号用端子电气连接的多条芯片连接用配线；

沿着上述各芯片安装基材的层叠方向，和上述各芯片安装基材交替配置的多片中间基材；

贯通这些各中间基材的厚度方向设置且与一侧相邻的上述芯片安装基材的上述芯片连接用配线电气连接的多个层间连接用通路端子；

在每层上用规定的图案形成在上述各中间基材上的多条层间连接用配线，使这些各层间连接用通路端子和另一侧相邻的上述芯片安装基材的规定的芯片连接用通路端子电气连接。

5、权利要求4所述的半导体装置，上述各芯片连接用通路端子以及上述各芯片连接用配线，对于上述各芯片安装基材实质上形成相同的图案。

6、权利要求5所述的半导体装置，进一步具备多个层间连接用通路端子，被设置成贯通上述各中间基材的厚度方向，使上述各对应芯片连接用通路端子之间在厚度方向上电气连接。

7、权利要求6所述的半导体装置，上述各半导体芯片是存储器芯片。

8、权利要求7所述的半导体装置，上述各层间连接用配线，被形成可以把上述各信号用端子中的数据用端子，分别独立地与上述各外部端子连接用配线电气连接的配线图案。

9、权利要求5所述的半导体装置，上述各半导体芯片是存储器芯片。

10、权利要求9所述的半导体装置，上述各层间连接用配线，被形成可以把上述各信号用端子中的数据用端子，分别独立地与上述各外部端子连接用配线电气连接的配线图案。

11、权利要求4所述的半导体装置，进一步具备多个层间连接用通路端子，被设置成贯通上述各中间基材的厚度方向，使上述各对应芯片连接用通路端子之间在厚度方向上电气连接。

12、权利要求11所述的半导体装置，上述各半导体芯片是存储器芯片。

13、权利要求12所述的半导体装置，上述各层间连接用配线，被形成可以把上述各信号用端子中的数据用端子，分别独立地与上述各外部端子连接用配线电气连接的配线图案。

14、权利要求4所述的半导体装置，上述各半导体芯片是存储器芯片。

15、权利要求14所述的半导体装置，上述各层间连接用配线，被形成可以把上述各信号用端子中的数据用端子，分别独立地与上述各外部端子连接用配线电气连接的配线图案。