[发明专利]制作印刷电路板的方法

说明书

技术领域

本发明涉及制作印刷电路板的方法。

背景技术

图1显示的是现有技术印刷电路板的平面图。如图1所示，印刷电路板1沿着虚线切下，以形成一个产品部分1′。产品部分1′作为一个产品进行使用。

在产品部分1′的中央形成芯片安装区2。在产品部分1′的芯片安装区2安装半导体芯片(未显示)。沿着芯片安装区2的周边形成很多引线焊盘3。引线焊盘3通过金丝(未显示)连接于半导体芯片，从而在电气上将半导体芯片和印刷电路板1连接起来。引线焊盘3从印刷电路板1的表面露出来。引线焊盘3的暴露表面镀有金(Au)。引线焊盘3在电气上连接于印刷电路板1上形成的电路图案(未显示)。

在印刷电路板1上形成多个球焊盘4。焊球(未显示)连接到印刷电路板1的球焊盘4上，从而在电气上将印刷电路板1和外部底板连接起来。球焊盘4的表面镀有金(Au)，以提高球焊盘4和焊球之间的焊接粘合强度。球焊盘4同时在电气上连接于印刷电路板1上形成的电路图案(未显示)。因此，球焊盘4在电气上连接于引线焊盘3。

为了对引线焊盘3和球焊盘4镀金(Au)，应当向引线焊盘3和球焊盘4提供电能。因此，沿着印刷电路板1的产品部分1′的周围布置有用于供电的主供电线6。主供电线6具有电路图案的形状，并且具有预定的宽度。

副供电线5分别连接于主供电线6和引线焊盘3及球焊盘4之间。副供电线5的宽度比主供电线6的宽度小。副供电线5用于向各个引线焊盘3和球焊盘4供电。图1显示的是副供电线5的一部分，其连接于引线焊盘3和球焊盘4。实际上，副供电线5依次连接于所有的引线焊盘3和球焊盘4(未显示)。副供电线5电气上连接于沿着产品部分1′周围形成的主供电线6上。

因此，当向主供电线6供电以对引线焊盘3和球焊盘4进行镀金(Au)时，通过连接于主供电线6的副供电线5将电传输到引线焊盘3和球焊盘4。因此，引线焊盘3和球焊盘4的表面就镀上了金(Au)。

主供电线6和副供电线5在印刷电路板1的制作过程中形成，具有电路图案的形状。导孔7用于设定印刷电路板1的位置。

但是，如上所述，现有技术的印刷电路板具有很多的问题。因为半导体芯片高度集成，需要很多在电气上将半导体芯片连接于印刷电路板1的引线焊盘3，也需要很多用于在电气上连接印刷电路板1和外部底板的球焊盘4。还有，在使半导体产品小型化时，需要小型的印刷电路板。为了减小印刷电路板的尺寸，引线焊盘3和球焊盘4应当精巧的进行布置，且连接于引线焊盘3和球焊盘4的副供电线5应当进行精巧的和准确的设计。

副供电线5在引线焊盘3和球焊盘4之间穿越，然后连接到相应的引线焊盘3或者球焊盘4。在镀金(Au)处理之后或者进一步的处理之后，印刷电路板1沿着虚线切下，从而形成产品部分1′。产品部分1′作为产品使用。

然而，在切下印刷电路板1之后，副供电线5的一部分残留在产品部分1′上。由于半导体芯片是高度集成的，且以高频操作，来自半导体芯片的信号沿着仍然留在产品部分1′上的副供电线5的一部分流动，导致与邻近的残余副供电线5的干扰，降低了半导体产品的性能。

要解决此类问题，引进了去除残余副供电线5的折边(edge back)技术。在折边技术中，使用镀金保护层覆盖副供电线5。引线焊盘3或者球焊盘4镀金(Au)。然后，从副供电线5上去除镀金保护层，从而使得副供电线5暴露出来。接着，使用碱性蚀刻方法去除暴露的副供电线5。

然而，为了防止在使用碱性蚀刻方法去除暴露的副供电线5时会去除引线焊盘3和球焊盘4，具有预定长度的副供电线5到引线焊盘3和球焊盘4的连接部分仍然保留。并且，由于将光致抗蚀剂用作镀金保护层，因为保护层的位置偏差，很难精确地将光致抗蚀剂涂敷在副供电线5上。还有，由于保护层的弱粘合强度，很难将光致抗蚀剂牢固地粘贴在副供电线5上。因此，不能完全去除副供电线5。做为选择，引进了整体电镀技术。然而，由于整体电镀技术损坏了印刷电路板1上形成的电路图案，很难形成精密的电路图案。因此，有必要为对印刷电路板的焊盘和球焊盘进行电镀提供电源。

在这里参照引用了上面的参考文件，是为了得到有关附加或者可选择的细节、特征和/或者技术背景的合适教导。

发明内容

本发明的一个目的是至少解决前面提及的问题和/或缺点，并至少提供下文所述的优点。

本发明的另外一个目的是提供一种制作印刷电路板的方法，该方法能够减少完成印刷电路板产品后残留的用于电镀的副电源线。