[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及一种采用包含硅的结晶半导体膜的半导体器件并涉及制造此半导体器件的方法。具体地说，本发明涉及一种具有由含硅的结晶半导体膜制作的n沟道薄膜晶体管(以下称为TFT)的半导体器件并涉及制造此半导体器件的方法。

背景技术

近年来，由制作在诸如玻璃衬底的绝缘衬底上的TFT来形成半导体电路的技术已经得到迅速进展，并被用来制造有源矩阵液晶显示器件和其它电光器件。有源矩阵液晶显示器件是一种单片液晶显示器件，其中象素矩阵电路和驱动电路被置于同一个衬底上。上述技术还被用来开发组合诸如γ修正电路、存储电路、以及时钟发生电路之类的逻辑电路的平板上系统。

上述驱动电路和逻辑电路必须在高速下工作。因此，使用非晶硅膜作为用作这些电路的TFT有源层的半导体层是不合适的。其有源层为多晶硅膜的TFT于是正成为主流。对于作为其上制作TFT的衬底的玻璃衬底，由于价廉而存在着需求，能够应用于玻璃衬底的低温工艺也正被积极地开发着。

已经开发的一种低温工艺技术是日本专利申请特开平7-130652中公开的一种用来在玻璃衬底上制作结晶硅膜的技术。根据此公开中所述的技术，非晶硅膜被提供有加速晶化的催化元素，然后利用热处理使非晶硅膜晶化。此晶化技术使得有可能降低非晶硅膜的晶化温度并缩短晶化时间。此技术使抗热低的玻璃衬底能够在其表面上具有大面积的结晶硅膜，打开了结晶硅膜的玻璃衬底在TFT中的应用大门。

使非晶硅膜晶化的这一技术，使用Ni(镍)、Co(钴)之类作为催化元素。因此，当被用于TFT中时，用这种晶化技术得到的结晶硅膜能够影响TFT的电学特性和可靠性。实际上，已经确认残留在结晶硅膜中的催化元素在晶粒边界中不规则地分凝，且催化元素分凝于其中的晶粒边界区起微弱电流漏电路径的作用，从而引起TFT中关断电流的急剧增大。于是发展了用卤素元素对催化元素进行吸杂的技术(见日本专利申请特开平10-125926)。这一吸杂技术要求在800℃或更高温度下的高温热处理，因而不适用于抗热低的玻璃衬底。虽然此技术能够将得到结晶硅膜的晶化温度降低到低于玻璃衬底的抗热温度，但此技术对催化元素进行吸杂时的温度不低于800℃，使得实际上不可能将采用催化元素的低温工艺应用于玻璃衬底。

以此为背景，在日本专利申请特开平11-054760中发展并公开了一种高效的催化元素吸杂技术。根据此公开中所述的技术，吸杂目标区(未被13族元素和15族元素掺杂的区域)中的催化元素被热扩散并运动到吸杂区，而催化元素则被13族元素(一般为硼B)和15族元素(一般为磷P)吸收在吸杂区中。这一技术由下列3个步骤组成。

第一步骤是借助于用催化元素使非晶硅膜晶化而得到结晶硅膜。第二步骤是借助于用13族元素(一般为B)和15族元素(一般为P)对结晶硅膜进行选择性掺杂而形成吸杂区。第三步骤是通过吸杂热处理引起的热扩散而使吸杂目标区中的催化元素运动到吸杂区。

在将上述吸杂技术应用于制造TFT的工艺的过程中，下面给出了3个主要应用模式。

根据应用模式1，吸杂目标区是包括由结晶硅膜形成的并由TFT的源区、漏区和沟道区组成的半导体层的区域。吸杂目标区外围的区域被提供p型导电性的13族元素(一般为B)和提供n型导电性的15族元素(一般为P)选择性地掺杂，从而形成吸杂区。然后进行热处理以便吸杂。

根据应用模式2，除沟道区外的整个结晶硅膜是吸杂区。换言之，源区、漏区、以及半导体层之外的各个区域构成吸杂区。具体地说，此应用模式由下列步骤组成：在用催化元素形成结晶硅膜之后(形成半导体层之前)，在用作TFT沟道区的区域上形成抗蚀剂掩模；用提供p型导电性的13族元素(一般为B)和提供n型导电性的15族元素(一般为P)二者进行掺杂；清除抗蚀剂掩模；以及通过热处理来从用作沟道区的区域吸收催化元素。由于吸杂区包括部分源区和漏区，故应用模式2具有比应用模式1更大的吸杂区。